FPGAにおけるSMTプロセッサの実装モデル
スポンサーリンク
概要
- 論文の詳細を見る
近年,FPGAデバイスの高速化,高集積化,再構成時間短縮の傾向は著しく,従来では実現できなかった大規模で複雑な回路を実装することが可能となった.そのため,FPGAデバイスを用いたシステムが多数登場し,それに用いられるプロセッサの高性能化が予想される.プロセッサの高性能化にマルチスレッド化があるが,本研究ではマルチスレッドプロセッサの1つとして,SMTプロセッサに着目する.SMTプロセッサおよびメモリコントローラをハードウェア記述言語で設計し,FPGAにおけるSMTプロセッサの実装モデルを提案する.また,提案モデルを実装した結果,SMTプロセッサ,キャッシュメモリ,メモリコントローラを全て,FPGA上に実装することが可能であり,Block RAMを用いることで,ハードウェアスライスを効率的に使用できることを示した.
- 一般社団法人情報処理学会の論文
- 2006-06-26
著者
-
小笠原 嘉泰
東京農工大学大学院工学府
-
中條 拓伯
東京農工大学
-
並木 美太郎
東京農工大学
-
浅野 一成
東京農工大学工学府情報工学科
-
佐藤 未来子
東京農工大学大学院工学府情報工学専攻
-
内倉 要
東京農工大学大学院工学教育部
-
笹田 耕一
東京農工大学大学院工学教育部
-
笹田 耕一
東京大学大学院情報理工学系研究科
-
笹田 耕一
東京農工大学大学院工学府
-
笹田 耕一
東京大学:(現)東京大学大学院情報理工学系研究科創造情報学専攻
-
小笠原 嘉泰
東京農工大学
-
佐藤 未来子
東京農工大学大学院工学府
-
館 一平
東京農工大学大学院工学府
-
内倉 要
東京農工大学大学院:(現)(株)小松製作所
-
中條 拓伯
東京農工大
-
佐藤 未来子
東京農工大学
関連論文
- 大容量データ向け対話的実時間遠隔可視化装置の実現性検討(ストレージと可視化,SWoPP佐賀2008-2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ)
- Cell/B.E.とDIMMnetを併用した大容量ボリュームレンダリングの予備評価(高性能計算とアクセラレータ)
- DMAで主記憶をアクセスするCPUにおける不連続アクセスの連続化(メモリアクセス,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- Cell/B.E.における地理情報システムの高速化の検討
- メモリ周りに制約を有するMPUにおけるプリフェッチ機能付メモリモジュールの意義(メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- メモリ周りに制約を有するMPUにおけるプリフェッチ機能付メモリモジュールの意義(メモリシステム, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- スケーラブルFPGAシステムにおけるハードウェア拡張方式 (リコンフィギャラブルシステム)
- スケーラブルFPGAシステムにおけるハードウェア・アクセラレーション (コンピュータシステム)
- 経験的モード分解を用いた雑音環境下における警笛抽出手法 (産業計測制御研究会 モーションコントロール、センサ応用、信号処理応用、生体信号処理など)
- Cell/B.E.とDIMMnetを併用した大容量ボリュームレンダリングの並列処理性能(並列アプリケーション実装,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))