マルチスレッドプロセッサにおける高性能キャッシュメモリアーキテクチャに関する研究(<特集>研究会推薦博士論文速報)
スポンサーリンク
概要
- 論文の詳細を見る
- 2009-12-15
著者
関連論文
- Cell/B.E.における地理情報システムの高速化の検討
- メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- マルチスレッドプロセッサにおける高性能キャッシュメモリアーキテクチャに関する研究(研究会推薦博士論文速報)
- SMTプロセッサにおける再構成可能キャッシュモデルとFPGAによる実装
- FPGAを用いたSMTプロセッサの実現と再構成可能キャッシュメモリの検討(設計手法と高性能化, リコンフィギャラブルシステム, 一般)
- マルチスレッドアーキテクチャOChiMuS PE向けシステムソフトウェアにおけるスレッド固有メモリの管理方式(システムプログラム)
- メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替え方式
- SMTプロセッサにおけるキャッシュリプレース動的切替え方式(プロセッサアーキテクチャ)
- 携帯機器を用いた高密度ネットワークによる並列分散処理
- SMTプロセッサにおけるキャッシュメモリリプレース方式の動的切り替え(SMTプロセッサと専用ハードウェア)
- SMTプロセッサ向けキャッシュメモリリプレース方式(プロセッサアーキテクチャ)
- マルチスレッドプロセッサにおける再構成可能キャッシュメモリ
- FPGAにおけるSMTプロセッサの実装モデル
- SMTプロセッサ向けの軽量な同期機構(プロセッサアーキテクチャ)