Cell/B.E.における地理情報システムの高速化の検討
スポンサーリンク
概要
- 論文の詳細を見る
我々は,地理情報システムの交通ネットワーク問題の高速化を目指し,Cell/B.E.への移植検討を行う.地理情報システムとは,地理的位置を手がかりに位置に関する情報を持ったデータを総合的に管理,加工し,高度な分析や迅速な判断を可能にする技術である.本論文では,GISプログラムの高速化評価の第一フェーズという位置づけで,まず,Cell/B.E.を使用した研究開発環境,プログラミング手法,簡単なベンチマークを使用したCell/B.E.の性能評価を行った.また,GISプログラムとしてFrank-Wolfe法を取り上げ,Cell/B.E.への移植を検討した.
著者
関連論文
- Cell/B.E.における地理情報システムの高速化の検討
- メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- マルチスレッドプロセッサにおける高性能キャッシュメモリアーキテクチャに関する研究(研究会推薦博士論文速報)
- SMTプロセッサにおける再構成可能キャッシュモデルとFPGAによる実装
- FPGAを用いたSMTプロセッサの実現と再構成可能キャッシュメモリの検討(設計手法と高性能化, リコンフィギャラブルシステム, 一般)
- マイクロプログラム制御方式に基づくCOMETの設計
- マルチスレッドアーキテクチャOChiMuS PE向けシステムソフトウェアにおけるスレッド固有メモリの管理方式(システムプログラム)
- メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法(アクセラレーション/メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替え方式
- SMTプロセッサにおけるキャッシュリプレース動的切替え方式(プロセッサアーキテクチャ)
- 携帯機器を用いた高密度ネットワークによる並列分散処理
- SMTプロセッサにおけるキャッシュメモリリプレース方式の動的切り替え(SMTプロセッサと専用ハードウェア)
- SMTプロセッサ向けキャッシュメモリリプレース方式(プロセッサアーキテクチャ)
- マルチスレッドプロセッサにおける再構成可能キャッシュメモリ
- FPGAにおけるSMTプロセッサの実装モデル
- SMTプロセッサ向けの軽量な同期機構(プロセッサアーキテクチャ)