1Gb DRAMのための200Gb/sの不良ビット検索機能を備えたOn-Wafer BIST
スポンサーリンク
概要
- 論文の詳細を見る
ギガビット級のDRAMのウエハテスト時間短縮を目指し、200Gb/sのレートでの不良ビット検索が可能なOn・Wafer BIST方式を開発した。超長語(VLW)のバスを備えるアレイ・アーキテクチャによりテスト結果の一括転送を、ウエハ上に設けたテスト・マネジメント・ユニットによりテスト情報の圧縮を実行する。試作した1GbDRAMにおいて、本方式により不良ビット検索時間を従来の1/100に短縮できた。
- 社団法人電子情報通信学会の論文
- 1997-05-22
著者
-
高橋 和彦
沖電気工業株式会社
-
田野井 聡
沖電気工業
-
大槻 欣男
沖電気工業
-
上杉 勝
沖電気工業
-
長友 良樹
沖電気研究本部デバイス研究開発部
-
岡田 敦彦
沖電気工業株式会社
-
徳永 安弘
沖電気工業株式会社
-
田邊 哲也
沖電気工業株式会社
-
伊藤 眞宏
沖電気工業株式会社
-
長友 良樹
沖電気工業株式会社
-
田野井 聡
沖電気工業株式会社
-
田邉 哲也
沖電気工業株式会社
-
伊藤 眞宏
沖電気工業
-
上杉 勝
沖電気工業株式会社
-
大槻 欣男
沖電気工業株式会社
-
徳永 安弘
沖電気工業
-
岡田 敦彦
沖電気工業
関連論文
- MOSFET開発におけるTCAD適用手法
- MOSFET開発におけるTCAD適用手法
- キャッシュ及びタグを搭載した32バンク構成の256Mb DRAM
- 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価(IEDM(先端CMOSデバイス・プロセス技術))
- 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価
- 1Gb DRAMのための200Gb/sの不良ビット検索機能を備えたOn-Wafer BIST
- 256MビットDRAMとその高速化技術 (VLSI) -- (メモリLSI)
- 2重ループアーキテクチャを採用した 250-622 MHz動作のデスキュー用クロックバッファ
- ギガビット級DRAMのためのオンチップマルチウェイキャッシュ回路
- MO-CVDによるSrBi_2Ta_2O_9薄膜を用いた0.25μm級FeRAM用スタックキャパシタの開発
- LOCOSプロセス条件とアクティブの方向が接合リーク電流に与える影響
- 超高速1.2μm CMOSゲ-トアレイの開発
- 4Mb DRAMの開発
- SOS(シリコン・オン・サファイア)技術の最新動向 (特集 半導体プロセス技術のイノベーション)
- 夢の実現--昨日、今日、明日 低消費電力 完全空乏型SOIデバイス開発のあゆみ (デバイス特集)
- 高圧酸化法によるSTI形成技術の検討
- 埋込みPoly-Siコンタクト(BPC)の開発
- 大容量メモリにおける冗長技術
- 光学モバイル用途に優れたSOQ(シリコン・オン・クォーツ)デバイス(IEDM特集(先端CMOSデバイス・プロセス技術))