高圧酸化法によるSTI形成技術の検討
スポンサーリンク
概要
- 論文の詳細を見る
高圧酸化とCMPによる平坦化を用いた新しい素子分離法について検討を行った.高圧酸化を用いたL0COS分離法では,従来の常圧の酸化に比べ接合リーク電流を増加させることなくパット酸化膜を薄膜化することが可能であることが判った.これにより,パット酸化膜のパンチスルー現象を抑制することが出来た.しかしながら,LOCOS端部において,酸化膜が急峻に立ち上がる.これを回避するために,CMPによる平坦化を高圧酸化の後に行い,良好な形状を得ることが出来た.本方法を1G^bDRAMのアクティブ形成に応用し,接合リーク電流,MOSFETの諸特性について評価し,適用可能であることが判つた.
- 社団法人電子情報通信学会の論文
- 1996-12-06
著者
-
長友 良樹
沖電気研究本部デバイス研究開発部
-
伊藤 眞宏
沖電気工業株式会社
-
長友 良樹
沖電気工業株式会社
-
伊藤 眞宏
沖電気工業
-
小泉 賢
沖電気工業(株)超LSI研究開発センタ
-
山内 美知子
沖電気工業(株)超LSI研究開発センタ
-
澤村 健司
沖電気工業(株)超LSI研究開発センタ
関連論文
- MOSFET開発におけるTCAD適用手法
- MOSFET開発におけるTCAD適用手法
- 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価(IEDM(先端CMOSデバイス・プロセス技術))
- 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価
- 1Gb DRAMのための200Gb/sの不良ビット検索機能を備えたOn-Wafer BIST
- MO-CVDによるSrBi_2Ta_2O_9薄膜を用いた0.25μm級FeRAM用スタックキャパシタの開発
- LOCOSプロセス条件とアクティブの方向が接合リーク電流に与える影響
- PECVD SiOF膜の構造検討(II)
- 4Mb DRAMの開発
- SOS(シリコン・オン・サファイア)技術の最新動向 (特集 半導体プロセス技術のイノベーション)
- 夢の実現--昨日、今日、明日 低消費電力 完全空乏型SOIデバイス開発のあゆみ (デバイス特集)
- 高圧酸化法によるSTI形成技術の検討
- 埋込みPoly-Siコンタクト(BPC)の開発
- 大容量メモリにおける冗長技術
- 光学モバイル用途に優れたSOQ(シリコン・オン・クォーツ)デバイス(IEDM特集(先端CMOSデバイス・プロセス技術))