パイプラインプロセサの制御論理自動合成
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、パイプラインプロセッサのシミュレーションによる論理検証の自動化に不可欠な制御論理自動合成手法(正解値モデル生成手法)について報告する。今回対象としているアーキテクチャはin-order実行、out-of-order完了のスカラプロセサである。制御論理は抽象化されたプロセサに関する簡潔な仕様記述より自動的に合成されるものである。そして各時刻における設計側制御論理との比較が可能である。また、この制御論理は合成可能なVHDL記述で出力される。論理合成ツールを用いて記述から回路を合成した結果についても併せて報告する。
- 社団法人電子情報通信学会の論文
- 1994-07-29
著者
-
広瀬 文保
(株)富士通研究所
-
中田 恒夫
富士通研究所
-
古渡 聡
富士通研究所
-
岩下 洋哲
富士通研究所
-
広瀬 文保
富士通研究所
-
岩下 洋哲
株式会社富士通研究所
-
古渡 聡
富士通
-
中田 恒夫
(株)富士通研究所
-
岩下 洋哲
科学技術振興機構ERATO湊離散構造処理系プロジェクト|北海道大学大学院情報科学研究科
関連論文
- ハードウエアユニット検証環境の自動生成 : バスブリッジ設計での実証(システム設計及び一般)
- ハードウエアユニット検証環境の自動生成 : バスブリッジ設計での実証(検証/最適化,システム設計及び一般)
- 高位記述の並列化によるHDLシミュレーションの高速化
- 汎用アクセラレｰタTP5000による mincut 配置の高速化
- 大規模論理装置に対する高速設計検証システム
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- トポロジの自由度の高い高速ネットワーク(ToF-Net)
- パイプラインプロセサの制御論理自動合成
- プロセッサのパイプラインを対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成
- SPARC Window Registerの一構成法について
- イベント法シミュレーションマシンの性能評価
- 回路変換に基づく論理シミュレーションの高速化
- プロセッサのパイプライン制御に関する動作レベル設計/検証支援
- 論理シミュレータのための高速コンパイル方式
- 2. 専用VLSIプロセッサの具体例 2.2 VLSI 論理シミュレーションプロセッサ (専用VLSIプロセッサ)
- 論理シミュレーション専用マシンを用いたテスト生成システムにおける高検出率化手法
- 論理シミュレーションプロセッサSPの性能評価
- テスト生成回路を用いた高速テスト生成方式
- 高位レベルテスト生成を用いたテスト容易化設計支援
- 仕様書から検証シナリオを生成する手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 論理検証のためのモジュール間インタフェース仕様記述とその利用法
- 論理検証のためのモジュール間インターフェイス仕様記述とその利用法
- 記号モデル検査システム「BINGO」の適用事例 (特集 電子機器・LSI設計CAD)
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- パイプライン制御を対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成
- 論理合成システムにおける最適化状態割当て
- TA-1-6 高位仕様記述 : 何を書くか、どう書くか、何のために書くか
- 状態遷移記述を利用したテスト容易化設計手法
- カバレッジ指向IPマクロインタフェース検証手法 (特集:システムLSI) -- (設計手法)
- 最小完全ハッシュ関数を用いたグリッドグラフ上の効率的なパス数え上げ