仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
スポンサーリンク
概要
- 論文の詳細を見る
SoCや組み込みソフトウェアの設計において,バグの早期発見のためには,仕様設計工程で,検証を効率的に行う必要がある.従来の第三者検証技術では,自然言語で書かれた仕様書から検証シナリオを生成していたため,シナリオを人手で記述する必要があった.本研究では,モデルチェッキングの技術を利用して,操作とその事前条件,事後条件,不変条件,およびシナリオの制約条件から,検証シナリオを自動的かつ網羅的に生成する手法を提案する.入力は全て仕様のUMLモデルから抽出する.実験の結果,十分に短い実行時間で仕様を網羅するような検証シナリオを生成できることが確認できた.
- 社団法人電子情報通信学会の論文
- 2006-11-21
著者
-
岩下 洋哲
株式会社富士通研究所
-
高山 浩一郎
株式会社富士通研究所
-
大石 亮介
株式会社富士通研究所
-
松田 明男
株式会社富士通研究所
-
大石 亮介
学校法人後藤学園ライフエンス総研情報科学研究部
-
岩下 洋哲
科学技術振興機構ERATO湊離散構造処理系プロジェクト|北海道大学大学院情報科学研究科
関連論文
- ハードウエアユニット検証環境の自動生成 : バスブリッジ設計での実証(システム設計及び一般)
- ハードウエアユニット検証環境の自動生成 : バスブリッジ設計での実証(検証/最適化,システム設計及び一般)
- 大規模論理装置に対する高速設計検証システム
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- トポロジの自由度の高い高速ネットワーク(ToF-Net)
- パイプラインプロセサの制御論理自動合成
- プロセッサのパイプラインを対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成
- プロセッサのパイプライン制御に関する動作レベル設計/検証支援
- 論理シミュレーション専用マシンを用いたテスト生成システムにおける高検出率化手法
- テスト生成回路を用いた高速テスト生成方式
- 仕様書から検証シナリオを生成する手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 論理検証のためのモジュール間インタフェース仕様記述とその利用法
- 論理検証のためのモジュール間インターフェイス仕様記述とその利用法
- 記号モデル検査システム「BINGO」の適用事例 (特集 電子機器・LSI設計CAD)
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- パイプライン制御を対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成
- 準同期式回路の最小クロック周期を求めるアルゴリズムの高速化
- 準同期式回路の最小クロック周期を求めるアルゴリズムの高速化
- 最小完全ハッシュ関数を用いたグリッドグラフ上の効率的なパス数え上げ