論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
スポンサーリンク
概要
- 論文の詳細を見る
近年,論理シミュレーションを用いたプロセサの論理検証の高速化技術が次々と開発されているが,入力である検証プログラムの開発は,人手やランダム生成に頼っていた.我々は,この検証プログラムを自動生成する手法を開発した.本手法では,プロセサの数学的モデルとして有限状態マシンを考え,特定の制御に対する検証プログラム生成問題を,状態集合への到達可能性問題にマッピングした.検証したい制御に関する仕様を抽出しモデル化しているため,形式的検証で問題となる状態数の増加は緩やかである.本手法の下で,パイプライン制御やキャッシュ制御に対する検証プログラム自動生成を実現しているが,レジスタ転送レベルで記述されたハードウェアの検証データ生成にも適用可能である.
- 一般社団法人情報処理学会の論文
- 1994-10-27
著者
-
広瀬 文保
(株)富士通研究所
-
中田 恒夫
富士通研究所
-
古渡 聡
富士通研究所
-
岩下 洋哲
富士通研究所
-
広瀬 文保
富士通研究所
-
岩下 洋哲
株式会社富士通研究所
-
古渡 聡
富士通
-
中田 恒夫
(株)富士通研究所
-
岩下 洋哲
科学技術振興機構ERATO湊離散構造処理系プロジェクト|北海道大学大学院情報科学研究科
関連論文
- ハードウエアユニット検証環境の自動生成 : バスブリッジ設計での実証(システム設計及び一般)
- ハードウエアユニット検証環境の自動生成 : バスブリッジ設計での実証(検証/最適化,システム設計及び一般)
- 高位記述の並列化によるHDLシミュレーションの高速化
- 汎用アクセラレｰタTP5000による mincut 配置の高速化
- 大規模論理装置に対する高速設計検証システム
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- トポロジの自由度の高い高速ネットワーク(ToF-Net)
- パイプラインプロセサの制御論理自動合成
- プロセッサのパイプラインを対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成
- SPARC Window Registerの一構成法について
- イベント法シミュレーションマシンの性能評価
- 回路変換に基づく論理シミュレーションの高速化
- プロセッサのパイプライン制御に関する動作レベル設計/検証支援
- 論理シミュレータのための高速コンパイル方式
- 2. 専用VLSIプロセッサの具体例 2.2 VLSI 論理シミュレーションプロセッサ (専用VLSIプロセッサ)
- 論理シミュレーション専用マシンを用いたテスト生成システムにおける高検出率化手法
- 論理シミュレーションプロセッサSPの性能評価
- テスト生成回路を用いた高速テスト生成方式
- 高位レベルテスト生成を用いたテスト容易化設計支援
- 仕様書から検証シナリオを生成する手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 論理検証のためのモジュール間インタフェース仕様記述とその利用法
- 論理検証のためのモジュール間インターフェイス仕様記述とその利用法
- 記号モデル検査システム「BINGO」の適用事例 (特集 電子機器・LSI設計CAD)
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- パイプライン制御を対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成
- 論理合成システムにおける最適化状態割当て
- TA-1-6 高位仕様記述 : 何を書くか、どう書くか、何のために書くか
- 状態遷移記述を利用したテスト容易化設計手法
- カバレッジ指向IPマクロインタフェース検証手法 (特集:システムLSI) -- (設計手法)
- 最小完全ハッシュ関数を用いたグリッドグラフ上の効率的なパス数え上げ