論理シミュレーション専用マシンを用いたテスト生成システムにおける高検出率化手法
スポンサーリンク
概要
- 論文の詳細を見る
我々は,論理シミュレーション専用マシンSPを応用した,組合せ回路の単一縮退故障に対する高速な自動テスト生成システムを研究中である.本システムでは,図1に示すように,被検査回路(組合せ回路)と仮定故障リストを入力して「テスト生成回路」をホスト上で自動合成し,SPを用いてテスト生成回路の動作を高速に模擬することによテスト系列を自動生成する.テスト生成回路のアルゴリズムには乱数を入力パターンとするモードがあり,これをランダムパターン(RP)型と呼ぶ.また,入力空間の縦型探索を行うモードがある.これは,現在検査対象となっている故障がある入力に対して検出不能であるとき,入力をバックトラックするか,入力をそのままにして故障を取り替えるかを選択でき,前者を故障先行(FF)型,後者を入力先行(IF)型と呼ぶ.これまでに,RP型とIF型を実現して,その性能評価を行った.今回,さらに高い検出率を達成するためにFF型を実現し,アルゴリズムをRP型からFF型に切り換えて実験を行い有効性を確認した.また,入力の探索順序を故障に応じて動的に変更することでさらに高い検出率が得られることがわかった.
- 社団法人情報処理学会の論文
- 1989-10-16
著者
関連論文
- ハードウエアユニット検証環境の自動生成 : バスブリッジ設計での実証(システム設計及び一般)
- ハードウエアユニット検証環境の自動生成 : バスブリッジ設計での実証(検証/最適化,システム設計及び一般)
- 高位記述の並列化によるHDLシミュレーションの高速化
- 汎用アクセラレータTP5000による mincut 配置の高速化
- 大規模論理装置に対する高速設計検証システム
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- トポロジの自由度の高い高速ネットワーク(ToF-Net)
- パイプラインプロセサの制御論理自動合成
- プロセッサのパイプラインを対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成
- SPARC Window Registerの一構成法について
- イベント法シミュレーションマシンの性能評価
- 回路変換に基づく論理シミュレーションの高速化
- プロセッサのパイプライン制御に関する動作レベル設計/検証支援
- 論理シミュレータのための高速コンパイル方式
- 2. 専用VLSIプロセッサの具体例 2.2 VLSI 論理シミュレーションプロセッサ (専用VLSIプロセッサ)
- 論理シミュレーション専用マシンを用いたテスト生成システムにおける高検出率化手法
- 論理シミュレーションプロセッサSPの性能評価
- テスト生成回路を用いた高速テスト生成方式
- 仕様書から検証シナリオを生成する手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 仕様書から検証シナリオを生成する手法(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 記号モデル検査システム「BINGO」の適用事例 (特集 電子機器・LSI設計CAD)
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- パイプライン制御を対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成