論理シミュレータのための高速コンパイル方式
スポンサーリンク
概要
- 論文の詳細を見る
論理回路の大規模化とともに増大する論理シミュレーション実行時間の短縮のために、論理シミュレータの高速化が研究されている。しかし、論理シミュレーション実行のためにはその前処理としてコンパイルを実行する必要がある。これは、回路構造を記述したデータをシミュレータの理解可能なデータに変換するものである。論理シミュレータの高速化が専用マシンなどにより達成された現在、このコンパイラの高速化が要求されている。本稿では、リンク時に各モジュールの回路データをそのまま再利用する高速コンパイル方式について述べる。
- 社団法人情報処理学会の論文
- 1990-09-04
著者
関連論文
- 高位記述の並列化によるHDLシミュレーションの高速化
- 汎用アクセラレｰタTP5000による mincut 配置の高速化
- 大規模論理装置に対する高速設計検証システム
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- トポロジの自由度の高い高速ネットワーク(ToF-Net)
- パイプラインプロセサの制御論理自動合成
- プロセッサのパイプラインを対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成
- SPARC Window Registerの一構成法について
- イベント法シミュレーションマシンの性能評価
- 回路変換に基づく論理シミュレーションの高速化
- プロセッサのパイプライン制御に関する動作レベル設計/検証支援
- 論理シミュレータのための高速コンパイル方式
- 2. 専用VLSIプロセッサの具体例 2.2 VLSI 論理シミュレーションプロセッサ (専用VLSIプロセッサ)
- 論理シミュレーション専用マシンを用いたテスト生成システムにおける高検出率化手法
- 論理シミュレーションプロセッサSPの性能評価
- テスト生成回路を用いた高速テスト生成方式
- 論理シミュレーションをベースとしたプロセサ制御の効率的検証手法
- パイプライン制御を対象としたテストプログラム自動生成
- パイプライン制御を対象としたテストプログラム自動生成