ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるハードウェア生成手法
スポンサーリンク
概要
- 論文の詳細を見る
PEAS-Iは,応用プログラムから特定分野で必要とされる特徴を抽出し,ASIPのハードウェアとソフトウェア開発環境を同時に生成するシステムである.ハードウェア生成系は,応用プログラムの解析結果をもとに決定された各命令の実現方法を入力として,CPUコアのデザインをハードウェア記述言語HDLの形式で生成する.ハードウェア生成系に与えるアーキテクチャ情報の変更により,それぞれのCPUコアのデザインが容易に得られる事が確認された.また,本システムを用いた実験の結果,レジスタ数と演算器のハードウェア量のトレードオフを考慮して命令セットを決定する方法についての基礎資料が得られた.
- 社団法人電子情報通信学会の論文
- 1993-12-17
著者
-
今井 正治
豊橋技術科学大学
-
佐藤 淳
鶴岡工業高等専門学校電気電子工学科
-
塩見 彰睦
静岡大学情報学部情報科学科
-
塩見 彰睦
豊橋技術科学大学情報工学系
-
佐藤 淳
鶴岡工業高等専門学校電気電子工学科:エイシップ・ソリューションズ株式会社
-
引地 信之
SRA
-
引地 信之
SRA先端技術研究所
-
中田 武治
豊橋技術科学大学
-
佐藤 淳
鶴岡工業高等専門学校
-
中田 武治
豊橋技術科学大学情報工学系
-
塩見 彰睦
豊橋技術科学大学
関連論文
- 豊橋技術科学大学における集積回路設計教育について
- IP再利用のためのハードウェアモデルFlexible Hardware ModelとIP管理データベースFHM-DBMS
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 車載用全周囲視覚補償装置 : ラウンドスコープ
- 車載用全周囲視覚補償装置 : ラウンドスコープ(高齢者支援,一般)
- 適応エッジ保存平滑化を用いた白線検出手法(画像処理・解析, 画像の認識・理解論文)
- Handel-Cによる教育用マイクロプロセッサSEP-3の設計と工数評価
- Handel-Cによる教育用マイクロプロセッサ SEP-3 の設計と工数評価
- VHDLを用いた論理回路の消費電力見積り方法の提案 : 32ビットアダー回路の消費電力についての考察
- 3-221 合宿とPBLによる組込みアーキテクト教育の実施(オーガナイズドセッション「企業における技術者継続教育-日本を強くする組込みシステム教育のあり方-」,口頭発表論文)
- 組込みプロセッサの命令セット拡張に適したソフトウェア開発ツール生成手法(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- カプセル型体内圧力測定システムのための小型低消費電力プロセッサへの通信誤り訂正方式の実装(システム設計と最適化II,システム設計及び一般)
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- ソフトウェア開発の教員主導型PBLにおける反復プロセスとEVM導入の効果
- 命令の動作的意味記述を用いたプロセッサ設計手法の提案
- ASIP設計用ワークベンチPEAS-IIIの実現方法についての考察 : CPUアーキテクチャの分類とパラメタ化
- ASIP設計用ワークベンチPEAS-IIIの実現方法についての考察 : CPUアーキテクチャの分類とパラメタ化
- ASIP設計用コデザイン・ワークベンチPEAS-IIIの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 実践的なモデルベース開発のキーポイントを探る
- パイプライン・プロセッサのためのアーキテクチャレベル面積見積り手法(システムLSIの設計技術と設計自動化)
- パイプライン・ハザードを考慮したプロセッサ生成手法の提案(電子システムの設計技術と設計自動化)
- out-of-order完了可能なパイプラインプロセッサのHDL記述生成の一手法
- out-of-order完了可能なパイプラインプロセッサのHDL記述生成の一手法
- 命令の動作的意味記述を用いたプロセッサ合成手法の提案
- 命令の動作的意味記述を用いたプロセッサ合成手法の提案
- ユビキタス社会の画像応用から見たセンシング技術への期待 : マルチモーダル知識コンテンツで経済・社会を活性化
- シリコンコンパイレーションの現状と将来の展望(アトミックルールプロセス)
- IP再利用のためのハードウェアモデルFlexible Hardware ModelとIP管理データベースFHM-DBMS
- IP再利用のためのハードウェアモデルFlexible Hardware ModelとIP管理データベースFHM-DBMS
- 特定用途向きプロセッサ開発システムASIP Meister
- 特定用途向きプロセッサ開発システム ASIP Meister
- 特定用途向きプロセッサ開発システムASIP Meister
- ASIP向き階層化メモリシステムの評価
- ASIP向き階層化メモリシステムの評価
- リアルタイムOSのハードウェア化
- 仮想プロセッサ機構を持つSIMD型超並列計算機RIPE/MDのアーキテクチャ
- 仮想プロセッサ機構を持つSIMD型超並列計算機RIPE/MDのアーキテクチャ
- 命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法
- 命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法
- 命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法
- メモリアクセス系列解析に基づくオンチップ2レベル・キャッシュメモリの構成最適化手法 (電子システムの設計技術と設計自動化)
- SA-3-2 ハードウェア/ソフトウェア協調設計システムPEAS-Iの現状(SA-3. ハードウェア/ソフトウェア・コデザイン,シンポジウム)
- ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるハードウェア生成手法
- 組合せ問題の並列アルゴリズム(パラレル・アルゴリズム)
- 超LSI設計支援システム(5) : オンラインDRC
- リアルタイムOSのVLSI化とその評価
- シリコンTRONの実現とその評価
- リアルタイムOSのハードウェア化とその評価
- リアルタイムOSのハードウェア化とその評価
- 最汎E単一化子を用いたマイクロプログラム合成手続き
- サブゴールの生成に基づくマイクロプログラム合成手続きの拡張
- 代数的仕様からのマイクロプログラム自動合成
- 代数的仕様からのマイクロプログラム自動合成
- E同一化を用いたマイクロプログラム自動合成手続き
- D-15-9 高専版組込みスキル標準の構築(D-15.教育工学,一般セッション)
- プログラマブル・アナログICを使用した実験システムの評価
- 負傷者・医療者間人体通信を用いる電子トリアージ・システム
- 負傷者・医療者間人体通信を用いる電子トリアージ・システム
- DVSを用いたマルチプロセッサ・システムのための低消費電力量タスク割当て手法
- DVSを用いたマルチプロセッサ・システムのための低消費電力量タスク割当て手法
- 自動生成を目的としたVLIW CPUのアーキテクテャに関する検討
- 拡張HCPチャートを用いたハードウェア設計支援手法の提案
- 多次元データ処理用SIMD型並列計算機のアーキテクチャ
- 試作結果に基づく高速画像処理用並列計算機RIPEの性能評価
- APP-067 ユビキタス総合排尿機能診断機器の開発(総会賞応募ポスター,第99回日本泌尿器科学会総会)
- ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるデータパス部の最適化手法
- ASIP向きハードウェア/ソフトウェア・コデザインシステム : PEAS-Iにおけるデータパス部の最適化手法
- プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
- プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
- プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
- ASIP向きハードウェア/ソフトウェア・コデザインシステム : PEAS-Iにおけるハードウェア生成手法
- Simulinkモデルにもとづいた並列Cコード生成(コード生成と通信技術,組込み技術とネットワークに関するワークショップETNET2011)
- Simulinkモデルにもとづいた並列Cコード生成(コード生成と通信技術,組込み技術とネットワークに関するワークショップETNET2011)
- FPGAの現状と技術動向
- 高速画像処理用並列計算機RIPEの計算精度と処理時間に関する評価
- 特定用途向きマイクロプロセッサ開発システム(2) : コンパイラ・ジェネレータの実現方法
- 特定用途向きマイクロプロセッサ開発システム(1) : システムの概要
- 特定用途向きCPUコアの自動合成法に関する一考察
- 超高速画像処理システムRIPEの性能評価
- 超高速画像処理システムRIPEのアーキテクチャ
- 第1回ASICデザイン・コンテスト
- 抽象度を変更可能な命令セットシミュレータの提案
- 抽象度を変更可能な命令セットシミュレータの提案
- DSP(Digital Signal Processor)を用いたデジタル信号処理実験
- PARTHENONを用いた計算機アーキテクチャ教育
- スキルの可視化を目指したネットワーク型試験システムの開発
- CT-3-3 医療・ヘルスケア用生体情報センシング・システムでの無線通信の高信頼度化と低消費電力化(CT-3.超低消費電力LSIにより広がる新しい応用,チュートリアルセッション,ソサイエティ企画)
- D-15-12 ネットワーク型試験システムの開発と実施結果の報告(D-15.教育工学,一般セッション)
- 医療・ヘルスケア応用のための生体情報センシング・システム : 信頼性向上とエネルギー削減手法
- 拡大ハミング符号の処理に適した命令セットアーキテクチャ(VLSI設計技術とCAD)
- 4-345 10高専連携による「超広域連携に立脚した高専版組込みスキル標準の開発と実践」の活動報告 : 学生の「質保証」に向けたスキル可視化の取組((06)工学教育に関するGood Practice,口頭発表)