メモリアクセス系列解析に基づくオンチップ2レベル・キャッシュメモリの構成最適化手法 (<特集>電子システムの設計技術と設計自動化)

概要

論文の詳細を見る
近年の集積化技術, プロセス技術の進歩により, 組込みシステム向けのプロセッサ・チップ上に, CPUコア, 周辺回路などとともに, 2レベル・キャッシュメモリを実装することが可能になってきている. このようなメモリシステムでは, 一次キャッシュと二次キャッシュの大きさ, キャッシュのブロックサイズなどの構成方法により, 平均メモリアクセス時間は大きく変化する. 本研究では, 応用プログラムのメモリアクセス系列の解析に基づいて, フル・アソシアテイブ方式を持つオンチップ2レベル・キャッシュメモリ・システムの平均アクセス時間の見積り方法を提案する. また, この見積り方法を用いて, キャッシュメモリ・システムの構成を最適化する方法を提案する. 次に提案手法の有効性と効率を実験によって評価した. 実験の結果, 膨大な時間を必要とするシミュレーションに基づく従来手法と比較して, 約100分の1の時間でキャッシュメモリ・システムの最適構成を決定できることが知られた.
一般社団法人情報処理学会の論文
1999-04-15