Handel-Cによる教育用マイクロプロセッサSEP-3の設計と工数評価
スポンサーリンク
概要
- 論文の詳細を見る
SEP-3は、静岡大学情報科学科の計算機教育用に開発されたマイクロプロセッサである。現在は回路図入力によるボトムアップ式で設計演習を行っている。一方、実際の設計現場では言語ベースのトップダウン式設計手法へのシフトが起きようとしており、本学の設計演習もこのような変化に対応する必要がある。そこで本研究では、C言語を拡張したHDLであるHandel-Cを用いたトップダウン方式のSEP設計方法を提案し、その工数を評価した結果を報告する。実験の結果、目標工数36時間未満を達成することができ、回路規模も現行の実験ボードに実装可能な規模であることが確認できた。
- 社団法人情報処理学会の論文
- 2003-10-17
著者
関連論文
- IP再利用のためのハードウェアモデルFlexible Hardware ModelとIP管理データベースFHM-DBMS
- 車載用全周囲視覚補償装置 : ラウンドスコープ
- 車載用全周囲視覚補償装置 : ラウンドスコープ(高齢者支援,一般)
- 適応エッジ保存平滑化を用いた白線検出手法(画像処理・解析, 画像の認識・理解論文)
- Handel-Cによる教育用マイクロプロセッサSEP-3の設計と工数評価
- Handel-Cによる教育用マイクロプロセッサ SEP-3 の設計と工数評価
- VHDLを用いた論理回路の消費電力見積り方法の提案 : 32ビットアダー回路の消費電力についての考察
- 3-221 合宿とPBLによる組込みアーキテクト教育の実施(オーガナイズドセッション「企業における技術者継続教育-日本を強くする組込みシステム教育のあり方-」,口頭発表論文)
- ソフトウェア開発の教員主導型PBLにおける反復プロセスとEVM導入の効果
- 命令の動作的意味記述を用いたプロセッサ設計手法の提案
- ASIP設計用ワークベンチPEAS-IIIの実現方法についての考察 : CPUアーキテクチャの分類とパラメタ化
- ASIP設計用ワークベンチPEAS-IIIの実現方法についての考察 : CPUアーキテクチャの分類とパラメタ化
- ASIP設計用コデザイン・ワークベンチPEAS-IIIの提案
- パイプライン・プロセッサのためのアーキテクチャレベル面積見積り手法(システムLSIの設計技術と設計自動化)
- パイプライン・ハザードを考慮したプロセッサ生成手法の提案(電子システムの設計技術と設計自動化)
- 命令の動作的意味記述を用いたプロセッサ合成手法の提案
- 命令の動作的意味記述を用いたプロセッサ合成手法の提案
- ユビキタス社会の画像応用から見たセンシング技術への期待 : マルチモーダル知識コンテンツで経済・社会を活性化
- IP再利用のためのハードウェアモデルFlexible Hardware ModelとIP管理データベースFHM-DBMS
- IP再利用のためのハードウェアモデルFlexible Hardware ModelとIP管理データベースFHM-DBMS
- 特定用途向きプロセッサ開発システムASIP Meister
- 特定用途向きプロセッサ開発システム ASIP Meister
- 特定用途向きプロセッサ開発システムASIP Meister
- リアルタイムOSチップの性能評価と分散OSへの拡張
- ASIP向き階層化メモリシステムの評価
- ASIP向き階層化メモリシステムの評価
- 複数の同種類演算器を用いるパイプラインASIPの性能最大化設計のためのHW/SW分割アルゴリズム
- リアルタイムOSのハードウェア化
- 仮想プロセッサ機構を持つSIMD型超並列計算機RIPE/MDのアーキテクチャ
- 仮想プロセッサ機構を持つSIMD型超並列計算機RIPE/MDのアーキテクチャ
- SA-3-2 ハードウェア/ソフトウェア協調設計システムPEAS-Iの現状(SA-3. ハードウェア/ソフトウェア・コデザイン,シンポジウム)
- ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるハードウェア生成手法
- リアルタイムOSのVLSI化とその評価
- シリコンTRONの実現とその評価
- シリコンTRONの設計と評価
- リアルタイムOSのハードウェア化とその評価
- リアルタイムOSのハードウェア化とその評価
- 自動生成を目的としたVLIW CPUのアーキテクテャに関する検討
- 拡張HCPチャートを用いたハードウェア設計支援手法の提案
- 多次元データ処理用SIMD型並列計算機のアーキテクチャ
- 試作結果に基づく高速画像処理用並列計算機RIPEの性能評価
- ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるデータパス部の最適化手法
- ASIP向きハードウェア/ソフトウェア・コデザインシステム : PEAS-Iにおけるデータパス部の最適化手法
- ASIP向きハードウェア/ソフトウェア・コデザインシステム : PEAS-Iにおけるハードウェア生成手法
- 高速画像処理用並列計算機RIPEの計算精度と処理時間に関する評価
- 合宿とPBLによる組込みシステムアーキテクト養成プログラムの設計と評価
- 6-12 リアルタイム像分離システムの試作(第6部門 インターフェース,画像・動画処理,その他)
- 2-12 カラーフィルタ特性を考慮したリアルタイム像分離システムの構築(第2部門 画像・動画処理2)
- 7-11 ステレオ画像距離計測によるリアルタイム障害物検知(第7部門 画像・動画処理)
- 7-5 全方位画像のリアルタイム透視投影変換回路の試作(第7部門 画像・動画処理)
- 組込み人材育成研修後の上司による「行動変容」評価の実践とSCATによる分析
- 13-5 多区間露光方式によるリアルタイム像分離システムの構築(第13部門 情報ディスプレイ1)
- 合宿とPBLによる組込みシステムアーキテクト養成プログラムの設計と評価