超高速画像処理システムRIPEのアーキテクチャ
スポンサーリンク
概要
- 論文の詳細を見る
大規模な濃淡画像の前処理を効率よく行なう専用システムを実現するためには,処理の並列化およびパイプライン化が有効であると考えられる。特にフィルタリング処理のアルゴリズムの多くは並列型の積和演算を頻繁に用いているので,画素単位での並列処理が効果的であると考えられる。このような認識に基づき,本稿では大規模な2次元濃淡画像に対して大きなマスクを用いた処理を実時間で行なうことを目的とした超高速画像処理システムRIPE(Real-time Image Processing Engine)のアーキテクチャを提案する。
- 一般社団法人情報処理学会の論文
- 1989-10-16
著者
-
今井 正治
豊橋技術科学大学
-
佐藤 淳
鶴岡工業高等専門学校電気電子工学科:エイシップ・ソリューションズ株式会社
-
佐藤 淳
豊橋技術科学大学 工学部
-
長谷川 純一
中京大学教養部
-
本沢 邦朗
東芝情報・通信システム技術研究所
-
本沢 邦朗
豊橋技術科学大学情報工学系
-
冨田 穣太
豊橋技術科学大学情報工学系
関連論文
- 豊橋技術科学大学における集積回路設計教育について
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- VHDLを用いた論理回路の消費電力見積り方法の提案 : 32ビットアダー回路の消費電力についての考察
- Siに格子整合可能なGaPNの電気的特性(結晶成長評価及びデバイス(化合物,Si,SiGe,その他の電子材料))
- Siに格子整合可能なGaPNの電気的特性(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料))
- Siに格子整合可能なGaPNの電気的特性(結晶成長評価及びデバイス(化合物,Si, SiGe,その他の電子材料))
- Siに格子整合可能なGaPNの電気的特性
- 組込みプロセッサの命令セット拡張に適したソフトウェア開発ツール生成手法(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- カプセル型体内圧力測定システムのための小型低消費電力プロセッサへの通信誤り訂正方式の実装(システム設計と最適化II,システム設計及び一般)
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- ASIP短期開発のための高い拡張性を有するベースプロセッサの提案(アーキテクチャ合成,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- ASIP設計用ワークベンチPEAS-IIIの実現方法についての考察 : CPUアーキテクチャの分類とパラメタ化
- ASIP設計用ワークベンチPEAS-IIIの実現方法についての考察 : CPUアーキテクチャの分類とパラメタ化
- ASIP設計用コデザイン・ワークベンチPEAS-IIIの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 負傷者の状態をリアルタイムに監視する電子トリアージ・タッグの評価
- 会話型評価と自動評価による画像処理手順のプロダクションシステム
- パイプライン・ハザードを考慮したプロセッサ生成手法の提案(電子システムの設計技術と設計自動化)
- out-of-order完了可能なパイプラインプロセッサのHDL記述生成の一手法
- out-of-order完了可能なパイプラインプロセッサのHDL記述生成の一手法
- シリコンコンパイレーションの現状と将来の展望(アトミックルールプロセス)
- 特定用途向きプロセッサ開発システムASIP Meister
- 特定用途向きプロセッサ開発システム ASIP Meister
- 特定用途向きプロセッサ開発システムASIP Meister
- ASIP向き階層化メモリシステムの評価
- ASIP向き階層化メモリシステムの評価
- リアルタイムOSのハードウェア化
- 仮想プロセッサ機構を持つSIMD型超並列計算機RIPE/MDのアーキテクチャ
- 仮想プロセッサ機構を持つSIMD型超並列計算機RIPE/MDのアーキテクチャ
- 命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法
- 命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法
- 命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法
- メモリアクセス系列解析に基づくオンチップ2レベル・キャッシュメモリの構成最適化手法 (電子システムの設計技術と設計自動化)
- SA-3-2 ハードウェア/ソフトウェア協調設計システムPEAS-Iの現状(SA-3. ハードウェア/ソフトウェア・コデザイン,シンポジウム)
- ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるハードウェア生成手法
- 組合せ問題の並列アルゴリズム(パラレル・アルゴリズム)
- 超LSI設計支援システム(5) : オンラインDRC
- リアルタイムOSのVLSI化とその評価
- シリコンTRONの実現とその評価
- リアルタイムOSのハードウェア化とその評価
- リアルタイムOSのハードウェア化とその評価
- 最汎E単一化子を用いたマイクロプログラム合成手続き
- サブゴールの生成に基づくマイクロプログラム合成手続きの拡張
- 代数的仕様からのマイクロプログラム自動合成
- 代数的仕様からのマイクロプログラム自動合成
- E同一化を用いたマイクロプログラム自動合成手続き
- 負傷者・医療者間人体通信を用いる電子トリアージ・システム
- 負傷者・医療者間人体通信を用いる電子トリアージ・システム
- DVSを用いたマルチプロセッサ・システムのための低消費電力量タスク割当て手法
- DVSを用いたマルチプロセッサ・システムのための低消費電力量タスク割当て手法
- 自動生成を目的としたVLIW CPUのアーキテクテャに関する検討
- 拡張HCPチャートを用いたハードウェア設計支援手法の提案
- 多次元データ処理用SIMD型並列計算機のアーキテクチャ
- 試作結果に基づく高速画像処理用並列計算機RIPEの性能評価
- APP-067 ユビキタス総合排尿機能診断機器の開発(総会賞応募ポスター,第99回日本泌尿器科学会総会)
- ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるデータパス部の最適化手法
- ASIP向きハードウェア/ソフトウェア・コデザインシステム : PEAS-Iにおけるデータパス部の最適化手法
- プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
- プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
- プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング(コンパイラと設計,FPGA応用及び一般)
- ASIP向きハードウェア/ソフトウェア・コデザインシステム : PEAS-Iにおけるハードウェア生成手法
- Simulinkモデルにもとづいた並列Cコード生成(コード生成と通信技術,組込み技術とネットワークに関するワークショップETNET2011)
- Simulinkモデルにもとづいた並列Cコード生成(コード生成と通信技術,組込み技術とネットワークに関するワークショップETNET2011)
- FPGAの現状と技術動向
- 高速画像処理用並列計算機RIPEの計算精度と処理時間に関する評価
- 特定用途向きマイクロプロセッサ開発システム(2) : コンパイラ・ジェネレータの実現方法
- 特定用途向きマイクロプロセッサ開発システム(1) : システムの概要
- 特定用途向きCPUコアの自動合成法に関する一考察
- 超高速画像処理システムRIPEの性能評価
- 超高速画像処理システムRIPEのアーキテクチャ
- 第1回ASICデザイン・コンテスト
- カラー画像のIFS符号化に関する一考察
- 抽象度を変更可能な命令セットシミュレータの提案
- 抽象度を変更可能な命令セットシミュレータの提案
- PARTHENONを用いた計算機アーキテクチャ教育
- CT-3-3 医療・ヘルスケア用生体情報センシング・システムでの無線通信の高信頼度化と低消費電力化(CT-3.超低消費電力LSIにより広がる新しい応用,チュートリアルセッション,ソサイエティ企画)
- 医療・ヘルスケア応用のための生体情報センシング・システム : 信頼性向上とエネルギー削減手法
- 拡大ハミング符号の処理に適した命令セットアーキテクチャ(VLSI設計技術とCAD)