ヒット信号先読み式高速テーブル検索ハードウェア

概要

論文の詳細を見る
本稿では、エントリスケーラブルな高速テーブル検索ハードウェアのアーキテクチャについて報告する。本ハードウェアは、複数のCAMと、各CAMの出力優先処理を行なうPLDからなる。PLD内には、複数のCAMを任意にグループ化し、そのグループを1つの単位として優先順位を設定可能なグループレジスタを持つプログラマブル・プライオリティ・エンコーダを設けた。本機構より、検索テーブルのエントリ数に高い拡張性を持たせることができる。また、上記プライオリティ・エンコーダを階層的に構成し、各CAMからの検索ヒット信号を出力データに先行して、各階層のプライオリティ・エンコーダに伝達するヒット信号先読み式アーキテクチャを採用することにより、高速処理を実現した。試作したテーブル検索モジュールは、128bit長の検索キー、300-Kエントリのテーブル検索処理を2.5-M sps(1秒あたりの検索回数)で実行できる。また、最新のデバイスを本モジュールに適用した場合、1.5-Mエントリのテーブル検索処理を25-M sps(9.6-G bps以上のラインスピード)で実行可能であることを示す。
社団法人電子情報通信学会の論文
2000-01-27