高速動作に特化したFPGAのアーキテクチャとCADの協調設計

概要

論文の詳細を見る
本報告では、次世代通信システムB-ISDNの高速通信処理に適用可能な性能指向型FPGAの一構成法を提案する。この様なシステムには、FPGA上で実現される10Kゲート以上の論理規模の回路が、80MHz以上で動作することが要求される。従来、FPGAアーキテクチャとCADシステムが独立に議論されていた。ここでは両者を合わせて検討することにより、FPGAの性能向上を計った。本稿では、特に論理実現要素である基本セルとmapping処理の関係に着目し検討を行なった。その結果、マルチブレクサ(MUX)型基本セルと論理のBDD表記を用いたmapping手法の組合せが有効であることを見い出した。また、MUX型基本セルを有効活用できる遅延の小さい配線構造を検討し、配線自由度に差異をもたせるクラスター構造が有効であることを見い出した。複数のMUX型FPGAに対してベンチマーク回路を実現し、面積、遅延を評価し、この結果を元に高速動作可能なFPGAアーキテクチャを提案した。
社団法人電子情報通信学会の論文
1998-03-05