マルチグレイン並列処理用アーキテクチャシミュレータの概要

概要

論文の詳細を見る
従来より、FORTRANプログラムのマルチプロセッサ上での並列処理ではDo-allやDo-acrossなどのループ並列化が行われてきた。しかし、このようなループ並列化ではループキャリードディペンデンスや、ループ外への条件分岐により並列化できないループが存在することや、ループ以外の並列性が活かせないなどの問題点があり、今後の高/超並列システムではループ並列化に加え、基本ブロックやループ間などの粗粒度並列性、基本ブロック内部の(近)細粒度並列性を階層的に組み合わせて利用するマルチグレイン並列処理手法が重要となると考えられる。さらに、近細粒度並列処理の極限的な最適化手法として、アーキテクチャサポートを前提としてコンパイル時に厳密なコードスケジューリングを行なう事によりすべての同期コードを除去する無同期細粒度並列化手法も提案されている。マルチグレイン並列処理においては、プログラム全体は基本ブロック、ループ、サブルーチンなどのマクロタスクに分割され、これらのマクロタスクは実行時にプロセッサクラスタに割り当てられる。プロセッサクラスタ内部では、可能ならばDo-all処理やDo-across処理、そうでなければ階層的マクロデータータフロー処理、あるいは近細粒度並列処理が適用される。本稿では、このマルチグレイン並列処理を効果的に実現可能な、ソフトウェア・ハードウェア協調型の次世代アーキテクチャ開発用マルチプロセッサアーキテクチャシミュレータの概要について述べる。
1995-03-27

マルチグレイン並列処理用アーキテクチャシミュレータの概要

スポンサーリンク

概要

著者

関連論文

スポンサーリンク