電子回路シミュレーションの階層的並列処理手法

スポンサーリンク

概要

論文の詳細を見る
本論文では、回路分割と近細粒度並列処理手法を用いる電子回路シミュレーションの階層的並列処理手法について述べる。従来よりマルチプロセッサ上での電子回路シミュレーションでは回路分割手法を用いた並列化がよく行われてきた。しかし、この回路分割法では効率よい並列処理が可能な回路の分割数には限度があり、プロセッサ台数が多い場合にはプロセッサ台数に見合った並列化ができないという問題がある。そこで本論文では、回路分割による粗粒度並列処理と分割回路内を更にステートメントレベルの並列処理を行う近細粒度並列処理を階層的に組み合わせる並列処理手法を提案する。また、本手法の有効性をマルチプロセッサシステムOSCAR上で評価を行った結果について述べる。
社団法人電子情報通信学会の論文
1995-04-28

著者

関連論文

もっと見る

スポンサーリンク