FPGAを用いたマルチプロセッサシステムテストベッドの実装

概要

論文の詳細を見る
マルチプロセッサシステムのアーキテクチャ研究において対象アーキテクチャを評価するには、ソフトウェアでエミュレートを行う、或いは実際にハードウェアを製作して評価する等の手法が取られてきた。しかし前者の手法では評価に膨大な時間を要するという難点があり、一方後者の実際に製作する方法では多大な費用がかかる、開発から実際に稼動して評価に入るまでに相当の期間を要する、また一度製作した機体を改造して別のアーキテクチャの評価を行う事が事実上不可能、等の問題があった。これらを解決する高速・浮動小数点演算機能を含む高機能・過大でない費用で実現可能・容易にアーキテクチャを改変可能なアーキテクチャエミュレータの製作を計画し、S-RAM型の大規模なFPGAを用いて実装した。アーキテクチャの中心となるCPUは32ビット同時処理でかつ浮動小数点演算機能を含み最高30MIPS/FLOPSのパフォーマンスを発揮してSPECやPerfectclubといった実用に即したベンチマークプログラムを走行させる機能を持つ。S-RAM型のFPGAの特性を活かし異なる複数のアーキテクチャ向けにデータ転送, 同期機構, スケジューリング機構等の性能向上に有効と思われる機構を追加するなど、さまざまな試行を容易に行える。
一般社団法人情報処理学会の論文
1998-03-05

FPGAを用いたマルチプロセッサシステムテストベッドの実装

スポンサーリンク

概要

著者

関連論文

スポンサーリンク