Tbit/sバンド幅実現のための高面積効率マルチポートメモリの開発
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2000-03-07
著者
-
マタウシュ ハンス
広島大学ナノデバイス・バイオ融合科学研究所
-
マタウシュ ハンス
広島大学ナノデバイス・システム研究センター
-
龍見 嘉之
広島大学大学院先端物質科学研究科
-
行天 隆幸
広島大学ナノデバイス・システム研究センター
-
岸 浩二
広島大学ナノデバイス・システム研究センター
-
金 宗是
広島大学ナノデバイス・システム研究センター
関連論文
- 超並列メモリエンベディッドSIMD型プロセッサアーキテクチャ
- 連想メモリベース自動学習LSIアーキテクチャと手書き文字認識への適用
- 画像特徴を考慮したパラメータ自動調整による画像分割アルゴリズム改善
- C-12-32 超並列SIMD型演算プロセッサMX-1への暗号化処理の実装(C-12.集積回路,一般セッション)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なAES暗号化処理(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- MOSFETコンパクトモデルと今後の展開 : バルクMOSFETからマルチゲートMOSFETに向けて(プロセス・デバイス・回路シミュレーション及び一般)
- 3値多ポート連想メモリの開発とその応用例
- リングオシレータを用いた製造ばらつきの解析
- C-12-27 微細CMOS技術におけるSRAMセルの安定性評価(C-12. 集積回路ACD(メモリ・電源・ばらつき),一般セッション)
- 90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- バンク型多ポートメモリによる並列プロセッサ用キャッシュメモリの設計(新メモリ技術, メモリ応用技術, 一般)
- 高並列プロセッサのためのバンク構成レジスタファイル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 非数値演算を効率良く実行する統合型トレースキャッシュの評価(アーキテクチャ一般及びチップマルチプロセッサ)(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 非数値演算を効率良く実行する統合型トレースキャッシュの評価
- キャッシュの有効利用率を上昇させる命令キャッシュ,トレースキャッシュ統合型キャッシュの提案
- 階層型多バンクメモリを用いた多ポートキャッシュの設計
- MOSFETモデル評価用テスト回路(2) : 入力電圧の微少変化の増幅
- MOSFETモデル評価用テスト回路(1) : しきい値電圧付近の電流領域の評価
- 連想メモリベース自動学習LSIアーキテクチャと手書き文字認識への適用
- 画像特徴を考慮したパラメータ自動調整による画像分割アルゴリズム改善
- 閉そく網を用いたオンチップバンク型多ポートメモリの検討と回路規模評価(VLSI設計技術とCAD)
- オンチップマルチプロセッサ用共有キャッシュの実現方式の検討とその性能面積評価(VLSIシステム)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価(信号解析,アルゴリズム,回路設計)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価
- 多段結合網を用いた小面積な多バンクメモリの性能評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 多段結台網を用いた小面積な多バンクメモリの性能評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 連想メモリベース適応学習LSIの応用とその評価(若手研究会)
- 3値多ポート連想メモリの開発とその応用例
- リングオシレータを用いた製造ばらつきの解析
- 超並列メモリエンベディッドSIMD型プロセッサアーキテクチャ
- C-12-30 超並列SIMD型演算プロセッサMX-1を用いた並列顔検出処理手法(1)(C-12.集積回路,一般セッション)
- C-12-31 超並列SIMD型演算プロセッサMX-1による並列顔検出処理手法(2)(C-12.集積回路,一般セッション)
- C-12-20 スキャン方式画像分割アーキテクチャの効率的な実装(C-12. 集積回路ABC(ロジック・センサ),一般セッション)
- CAMを有する超並列SIMD型演算プロセッサによる効果的なマルチメディアデータ処理について(超並列SIMDプロセッサ,先端的コンピュータシステム技術及び一般)
- C-12-11 2次元ブロックスキャンを用いた画像分割LSIの性能評価(C-12.集積回路B(ディジタル),一般講演)
- C-12-9 超並列SIMDプロセッサによる暗号化(AES)処理の一手法(C-12.集積回路B(ディジタル),一般講演)
- メモリベース情報処理システム
- マルチプルCAMマッチとアダプティブテーブル最適化を利用するリアルタイムハフマン符号化アーキテクチャ
- 実時間処理のためのオブジェクトベースイメージスキャン画像分割LSI
- メモリベース情報処理システム(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 実時間処理のためのオブジェクトベースイメージスキャン画像分割LSI(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- CAMによる高速パターンマッチング機能を有する超並列SIMDプロセッサ(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- K出力可能な閉そく網と非閉そく網を階層的に用いたバンク型マルチポートメモリの構成と評価(VLSI設計技術とCAD)
- 統合型トレースキャッシュにおける分岐予測器のシミュレーション評価(一般セッションF Funny Architecture II)
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 相補型プレーナキャパシタを用いた130nm CMOSダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 相補型プレーナキャパシタを用いた130nm CMOS ダイナミック型Ternary CAM(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 全並列型最小マンハッタン距離検索連想メモリ
- 全並列型最小マンハッタン距離検索連想メモリ
- 全並列型最小マンハッタン距離検索連想メモリ
- 階層型多バンクメモリを用いた多ポートキャッシュの設計
- マルチバンク構成レジスタファイルを用いたプロセッサにおけるレジスタアクセス・スケジューリング機構の構成と評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチバンク構成レジスタファイルを用いたプロセッサにおけるレジスタアクセス・スケジューリング機構の構成と評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチバンク構成レジスタファイルを用いたスーパスカラプロセッサの構成方式に関する検討
- マルチバンク構造による小面積多ポートレジスタファイル
- マルチバンク構造による小面積多ポートレジスタファイル
- マルチバンク構造による小面積多ポートレジスタファイル
- C-12-10 セルネットワークベース画像分割LSIの低消費電力化設計(C-12.集積回路B(ディジタル))
- ハミング距離とマンハッタン距離に適応可能な全並列処理パターンマッチングエンジン
- 多ポート階層構造型マルチポートメモリのための衝突処理回路設計
- Tbit/sバンド幅実現のための高面積効率マルチポートメモリの開発
- C-12-82 新しい階層構造型アーキテクチャによる小面積マルチポートメモリの開発 : 第2階層
- C-12-81 新しい階層構造型アーキテクチャによる小面積マルチポートメモリの開発 : 第1階層
- C-12-80 Tbit/sバンド幅実現のための多数ポートメモリセルの面積増加を改善する必要性について
- パスエンコーディング手法を用いた周波数マッピング連想メモリの高速化(物理設計,システム設計及び一般)
- 最小ハミング距離検索機能を有する全並列型アーキテクチャによる小面積・高速連想メモリの開発 (メモリ・混載メモリ及びIC一般)
- C-12-38 最小ハミング距離検索機能を有する小面積・高速連想メモリの開発