Array-Based Mapping Algorithm of Logic Functions into Plastic Cell Architecture (Special Section on VLSI Design and CAD Algorithms)

スポンサーリンク

概要

• 論文の詳細を見る

• Recently, Plastic Cell Architecture(PCA) has been proposed as a hard-wired general-purpose autonomously reconfigurable processor. PCA consists of two layers, the plastic part on which sequential logic circuits are implemented, and the built-in part which induces the plastic part to dynamically reconfigure the circuits and transports messages among the circuits. The plastic part consists of an array of LUT-based reconfigurable logic primitives, each of which is connected only to adjacent ones. Combining logic and layout synthesis, we propose a new array-based algorithm to map logic functions into the PCA plastic part. This algorithm produces a folded array of sum-of-multi-input-complex-terms, especially for the PCA plastic part.

• 社団法人電子情報通信学会の論文
• 2000-12-25

著者

• Izumi Tomonori

  The Department Of Communications And Computer Engineering Graduate School Of Informatics Kyoto Unive

• NAKAMURA Yukihiro

  the Department of Communications and Computer Engineering, Graduate School of Informatics, Kyoto Uni

• KAN Ryuji

  the Development Department III, Processor Development Division, Computer Systems Group, Fujitsu Ltd.

• Kan Ryuji

  The Development Department Iii Processor Development Division Computer Systems Group Fujitsu Ltd.

• Nakamura Yukihiro

  The Department Of Communications And Computer Engineering Graduate School Of Informatics Kyoto Unive

関連論文

• シングルタイルJPEG2000コーデックのシステム構成
• バス帯域を考慮したHD PhotoにおけるPhoto Core Transformのハードウェアアーキテクチャ(スマートパーソナルシステム,一般)
• 多段粒子フィルタを用いた物体認識の並列実装(スマートパーソナルシステム,一般)
• 実時間歩行者認識に向けたHOG特徴抽出のハードウェア実装(スマートパーソナルシステム,一般)
• メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法
• 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• An Asynchronous IEEE-754-standard Single-precision Floating-point Divider for FPGA
• Hardware Accelerator for Run-Time Learning Adopted in Object Recognition with Cascade Particle Filter
• Efficient Memory Organization Framework for JPEG2000 Entropy Codec
• Autonomous Repair Fault Tolerant Dynamic Reconfigurable Device
• LUT-Array-Based PLD and Synthesis Approach Based on Sum of Generalized Complex Terms Expression(Special Section on VLSI Design and CAD Algorithms)
• Computational Complexity Analysis of Set-Bin-Packing Problem(Special Section on Discrete Mathematics and Its Applications)
• Air-Pressure Model and Fast Algorithms for Zero-Wasted-Area Layout of General Floorplan(Special Section on Discrete Mathematics and Its Applications)
• Array-Based Mapping Algorithm of Logic Functions into Plastic Cell Architecture (Special Section on VLSI Design and CAD Algorithms)
• 複雑な信号処理を伴う制御アプリケーションを容易に実現するためのプラットフォームの試作(スマートパーソナルシステム,一般)
• ネットワークの振る舞いに依存するシステムへの形式的手法の適用の検討
• 多段粒子フィルタを用いた物体認識の並列実装
• バス帯域を考慮したHD Photo における Photo Core Transform のハードウェアアーキテクチャ
• An Asynchronous IEEE-754-standard Single-precision Floating-point Divider for FPGA
• 京都における観光への情報通信技術の応用(システム情報技術と観光の接点)
• ネットワークの振る舞いに依存するシステムへの形式的手法の適用の検討(検証と品質,ソフトウェアサイエンス、理論)
• An Asynchronous IEEE-754-standard Single-precision Floating-point Divider for FPGA (IPSJ Transactions on System LSI Design Methodology Vol.2)

もっと見る 閉じる

スポンサーリンク