逐次改善的手法による組合せ回路の最大同時変化ゲート数の評価

スポンサーリンク

概要

論文の詳細を見る
CMOS回路では、各ゲートのスイッチングと消費電力とは密接な関係がある。そこで、本報告では、組合せ回路における同時にスイッチングするゲート数の最大値を求めるための手法を提案する。本手法は、最適化の一手法である反復改善法に基づいている。乱数で与えた初期入力ベクトルぺアを、回路中の同時スイッチングゲート数が増える方向に、1ピンずつ順番に改善していく。これで得られる同時スイッチングゲート数の最大値は初期入力ベクトルペアに依存するため、複数の異なる初期入力ベクトルぺアに対して改善を試み、最大スイッチングゲート数を得る。さらに、複数ピンを単位にして順番に改善する手法に拡張した。ISCAS'85のベンチマーク回路を用いた実験により、本手法の有効性が示された。
一般社団法人情報処理学会の論文
1995-12-14

著者

関連論文

もっと見る

スポンサーリンク