Design and Performance of a Sub-Nano-Ampere Two-Stage Power Management Circuit in 0.35-μm CMOS for Dust-Size Sensor Nodes

スポンサーリンク

概要

著者

関連論文

もっと見る

スポンサーリンク