スポンサーリンク
(株)日立製作所マイクロデバイス事業部 | 論文
- 薄型伝送線リードを用いた43Gbit/s伝送対応半導体パッケージ(次世代電子機器における先端実装技術と環境調和型実装技術論文)
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- 銅配線構造における応力誘起ボイドに関する検討(S05-5 ナノ・マイクロ構造体の信頼性,S05 薄膜の強度物性と信頼性)
- BS-10-2 ボード内・間光インターコネクション技術の取り組み(BS-10.光スイッチング・光インターコネクション・光LAN技術〜ラック間・ボード間・チップ間光ネットワークへ〜,シンポジウムセッション)
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- (8)半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 分子動力学法によるアルミスパッタ膜の流動形状解析
- 電気めっき法による銅配線形成の溝埋め込みプロセスシミュレーション
- SFI-5向け低電力データリカバリー回路方式の開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SFI-5インターフェース向けCDR用クロック生成回路の設計
- W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線( : 低誘電率層間膜及び配線技術)
- SFI-5向け低電力データリカバリー回路方式の開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- C-12-54 28Gbpsインタフェース回路開発 : 36mW低電力受信回路(C-12.集積回路,一般セッション)
- 自己整合メタルキャップによるCu配線完全被覆化技術の検討(プロセスクリーン化と新プロセス技術)
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- C-12-53 28Gbpsインタフェース回路開発 : 送信回路(C-12.集積回路,一般セッション)
- 39.8-43GHz VCOを内蔵したフルレート動作OC-768対応16:1多重・1:16分離LSI
スポンサーリンク