AMANO Hideharu | Faculty of Science and Technology, Keio University

スポンサーリンク

概要

関連著者

もっと見る

著作論文

Performance and cost evaluations of on-chip network topologies in FPGAs (リコンフィギャラブルシステム)
A Leakage Efficient Data TLB Design for Embedded Processors
Evaluation of a multicore reconfigurable architecture (VLSI設計技術)
Evaluation of a multicore reconfigurable architecture (システムLSI設計技術)
Evaluation of a multicore reconfigurable architecture (リコンフィギャラブルシステム)
Evaluation of a multicore reconfigurable architecture (コンピュータシステム)
A Link Removal Methodology for Application-Specific Networks-on-Chip on FPGAs
A link removal methodology for application-specific (リコンフィギャラブルシステム)
A Port Combination Methodology for Application-Specific Networks-on-Chip on FPGAs(Reconfigurable System and Applications,Reconfigurable Systems)
A temporal correlation based port combination methodology for application-specific networks-on-chip on FPGAs (計算機アーキテクチャ・2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007)--研究会・連続同時開催)
A Parametric Study of Packet-Switched FPGA Overlay Networks
A Leakage Efficient Data TLB Design for Embedded Processors
A Leakage Efficient Instruction TLB Design for Embedded Processors

もっと見る

スポンサーリンク