SASEBO-Rの電源ラインへの電磁波解析 (情報セキュリティ)

スポンサーリンク

概要

• 論文の詳細を見る
• 2010-03-04

著者

• 岩井 啓輔

  防衛大学校情報工学科

• 黒川 恭一

  防衛大学校情報工学科

• 菅野 哲太郎

  防衛大学校 情報工学科

関連論文

• 3D Unitary ESPRITにおける推定値ペアリング法の改良(アダプティブアンテナ,等化,干渉キャンセラ,MIMO,無線通信,一般)
• SASEBO-Rの電源ラインへの電磁波解析 (情報セキュリティ)
• SASEBO-Rの電源ラインへの電磁波解析 (情報処理)
• GPUの汎用計算環境CUDAによる暗号アルゴリズムに対するキークラックの高速化(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
• 学生実験用電力解析攻撃システムの開発(VLSIシステム)
• 並列計算機ASCAの要素プロセッサによる近細粒度並列処理
• ソフトプロセッサコアを用いたH.264/AVCエンコーダのFPGA実装(アプリケーションII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
• サイドチャネル攻撃評価用自動測定ソフトウェアの開発
• 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
• アセンブリコードレベルの電力解析攻撃への対策 (ワイドバンドシステム)
• アセンブリコードレベルの電力解析攻撃への対策 (情報処理)
• A-7-19 SCAPEボードでの差分電力解析と差分電磁波解析の比較(A-7.情報セキュリティ,一般セッション)
• A-7-20 SASEBO-R上のAES回路に対する2種のCPAの比較(A-7.情報セキュリティ,一般セッション)
• DPA対策プリミティブゲートMRSLの提案
• CPA攻撃用実験環境の構築
• A-7-2 SASEBOボードへのCPA攻撃とその検証(A-7.情報セキュリティ,一般セッション)
• SASEBOボードに搭載されたAES回路へのサイドチャネル攻撃とその検証
• 5ZB-3 サイドチャネル攻撃標準評価ボード(SASEBO)を使ったAES暗号の実装攻撃実験(セキュリティ(5),学生セッション,セキュリティ)
• ハードウェア実装されたAES暗号のXOR演算部に対するDPA検証
• 2部グラフの最大マッチング問題の並列解法
• 集合被覆問題用ニューラルネットワーク
• 集合被覆問題用ニューラルネットワークとその論理設計への応用
• 集合被覆問題に対するニューラルネットワーク解法の提案
• C-12-7 H.264/AVCエンコーダのFPGAへの実装・評価(C-12.集積回路B(ディジタル),エレクトロニクス2)
• スケジューリングを考慮した多段結合網スイッチチップの実装
• スケジューリングを考慮した多段結合網スイッチチップの実装
• CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
• CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
• CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
• マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
• マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
• マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
• マルチグレイン並列処理用マルチプロセッサシステム
• CPLDを用いたニューラルネットワークの開発
• SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
• アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
• SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
• アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
• SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
• アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
• FPGA実装されたストリーム暗号CryptMTの評価(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
• AESのS-BOX回路のDPA対策設計(リコンフィギャラブルシステム応用II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• MRSLで構成したAESのS-BOX回路のDPA耐性検証
• データ駆動型仮想ハードウェアにおける自動ページ分割手法
• 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
• 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
• マクロタスク間におけるデータ転送方式の比較評価(コンピュータシステム)
• 近細粒度並列処理におけるレシーブレジスタ割当手法(コンピュータシステム)
• 階層型多段結合網R-Closにおける通信スケジューリング(コンピュータシステム)
• 階層型多段結合網R-Clos(計算機システム)
• 多段結合網R-Closにおける通信スケジューリング
• MAPLE用近細粒度並列化コンパイラ
• 多段結合網R-Closにおける通信スケジューリング
• MAPLE coreにおけるレシーブレジスタ割り当て手法
• 階層構造を持つ多段結合網R-Closの改良
• 多重バスをエミュレートする多段結合網R-Clos
• ニューラルネットワークによる兵器割当て問題の並列解法
• ニューラルネットワークによるBIBDの一解法
• 組合せを利用する分類法を用いた相互情報量解析 (情報セキュリティ)
• B-1-231 Estimation of Direction of Arrival for Circular Signals under Conditions of Mixed Circular and Non-Circular Signals
• ニューラルネットワークによる符号検索の一手法
• バイナリニューロンのハードウェア化とその検証
• L-010 GPGPUを用いた暗号攻撃(ネットワーク・セキュリティ,一般論文)
• MediaBenchにおけるマルチグレイン並列性の解析
• MediaBenchにおけるマルチグレイン並列性の解析
• コンパイラ主導型マルチプロセッサシステムASCAにおけるソフトウェア制御キャッシュシステムの実装
• コンパイラ主導型マルチプロセッサシステムASCAにおけるソフトウェア制御キャッシュシステムの実装
• マクロデータフロープリプロセッサの実装
• マクロデータフロープリプロセッサの実装
• 粗粒度並列化プリプロセッサの実装
• 粗粒度並列化プリプロセッサの実装
• 対数モデルを用いたCPAに対するローパスフィルタの適用 (情報セキュリティ)
• 学生教育用パーソナルVLSI CADシステムの開発について
• 手旗信号訓練用CAIの開発
• 3ZE-6 相関値の変化傾向に着目した篩い分けのCPAへの適用(暗号実装・解析,一般セッション, セキュリティ,情報処理学会創立50周年記念)
• 3ZE-5 異なる実装方法による暗号モジュールに対する離散フーリエ変換を用いたCPAの適用(暗号実装・解析,一般セッション, セキュリティ,情報処理学会創立50周年記念)
• 暗号処理ボードSEBSWの実装と性能評価(VLSIシステム)
• 再構成可能ASIPsの提案とハイブリッド暗号の実装(VLSIシステム)
• 暗号処理ボードSEBSW-2の設計と性能評価
• 暗号処理ボードSEBSW-2の設計と性能評価(FPGAとその応用及び一般)
• ニューラルネットワークを利用した空輸計画の作成 : 航空自衛隊の輸送隊を例として
• FPGAを用いた暗号処理ボードの設計と試作
• L-020 AESに実装されたレジスタに対する相互情報量解析の適用(L分野:ネットワーク・セキュリティ,一般論文)
• C-036 モンゴメリ逆元算のFPGA化設計(C.アーキテクチャ・ハードウェア)
• L-040 ハードウェア実装されたXOR演算に対するDPA手法(L分野:ネットワーク・セキュリティ)
• M_052 DPA対策実験による電力解析評価プラットフォームの検証(M分野:アーキテクチャ・ユビキタス・セキュリティ)
• C-014 Handel-Cによる暗号処理ボードSEBSW-2への暗号回路の実装・評価(C.アーキテクチャ・ハードウェア)
• C_004 Mersenne TwisterのIPコア化について(C分野:ハードウェア)
• L-011 SASEBO-Rを使用した電磁波解析と電力解析の比較(ネットワーク・セキュリティ,一般論文)
• L-009 AESの実装方法の違いによるCPAの比較(ネットワーク・セキュリティ,一般論文)
• AES暗号回路へのCPA攻撃の適用範囲に関する検証
• アセンブリコードレベルの電力解析攻撃への対策
• L-021 対数モデルを用いた相関電力解析(L分野:ネットワーク・セキュリティ,一般論文)
• 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
• 対数モデルを用いたCPAに対するローパスフィルタの適用
• 組合せを利用する分類法を用いた相互情報量解析
• 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
• 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
• CUDA環境における共通鍵ブロック暗号の高速実装(アーキテクチャ,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
• マルチグレイン並列化コンパイラのメモリアクセスアナライザ

もっと見る 閉じる

スポンサーリンク