動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
近年,ハードウェア化された暗号回路に対して,サイドチャネル攻撃の危険性が指摘されている.これに対応するため,AES(Advanced Encryption Standard)では,S-boxに対する複数の対策法が提案されている.これらは異なった特徴を持つため,一つの暗号化回路に複数の対策済みS-boxを実装することができれば,攻撃に対する強度を上げることができるが,このためのハードウェアオーバーヘッドは大きい.そこで,動作を止めることなく回路の一部を書き換えることができる技術であるFPGAの動的部分再構成技術を利用して,暗号化処理を止めることなく複数のS-box回路を切り替えることのできるAES回路を設計し,その評価を行った.従来の設計手法では,再構成処理が暗号化処理の妨げとなってしまっていたが,鍵生成後のKey Expansion回路をS-boxの再構成領域とすることでこの問題を克服している.その結果,11.154%の回路面積の増加で,複数のS-boxを使用できるAES回路を実装することができた.
- 社団法人電子情報通信学会の論文
- 2011-01-10
著者
-
岩井 啓輔
防衛大学校情報工学科
-
黒川 恭一
防衛大学校情報工学科
-
天野 英晴
慶應義塾大学
-
天野 英晴
慶應義塾大学理工学部情報工学科
-
黒川 恭一
防衛大学校 情報工学科
-
黒川 恭一
防衛大学校
-
黒川 恭一
防衛大学校理工学研究科情報工学教室
-
岩井 啓輔
防衛大学校
-
天野 英晴
慶應義塾大学 理工学部
-
山田 菜穂子
慶應義塾大学理工学部情報工学科
関連論文
- 3D Unitary ESPRITにおける推定値ペアリング法の改良(アダプティブアンテナ,等化,干渉キャンセラ,MIMO,無線通信,一般)
- SASEBO-Rの電源ラインへの電磁波解析 (情報セキュリティ)
- SASEBO-Rの電源ラインへの電磁波解析 (情報処理)
- GPUの汎用計算環境CUDAによる暗号アルゴリズムに対するキークラックの高速化(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- 学生実験用電力解析攻撃システムの開発(VLSIシステム)
- 並列計算機ASCAの要素プロセッサによる近細粒度並列処理
- ソフトプロセッサコアを用いたH.264/AVCエンコーダのFPGA実装(アプリケーションII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- サイドチャネル攻撃評価用自動測定ソフトウェアの開発
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- アセンブリコードレベルの電力解析攻撃への対策 (ワイドバンドシステム)