スケジューリングを考慮した多段結合網スイッチチップの実装

概要

論文の詳細を見る
我々は、コンパイラによる静的スケジューリングを考慮したマルチプロセッサASCA用相互結合網として多段結合網R-Clos IIを提案している。R-Clos IIは、Clos網を複数個、階層的にクラスタリングして相互接続した不等距離間接網である。本研究では、コンパイラがデータ転送をスケジューリングするのを想定したR-Clos IIの要素スイッチとしてMGF switch architectureを提案し、これをゲートアレイに実装した。MGFは、内部に2つのクロスバスイッチに接続した独立した通信路備えており、スケジューリングパケットの転送が乱すことなく、スケジューリングされていないパケット転送も高スループットで行える構成をとっている。実装したチップのVerilog-HDLにおけるシミュレーションに上る転送性能の評価によると、一般的な最もシンプルな構成のスイッチと比較して、40%のハードウェアの増加で平均転送遅延が最大で約60%に抑えられることが確認できた。
一般社団法人情報処理学会の論文
2001-05-17