マルチグレイン並列化コンパイラのメモリアクセスアナライザ
スポンサーリンク
概要
- 論文の詳細を見る
マルチプロセッサ構成の計算機において, その性能を容易に, 且つ充分に発揮するためには自動並列化コンパイラが重要になってくる. そこで, 様々なレベルの並列性を抽出することのできる自動並列処理手法としてマルチグレイン並列処理が提案されており, マルチグレイン並列化コンパイラ向けマルチプロセッサアーキテクチャがいくつか提案されている. マルチグレイン並列処理向けアーキテクチャとしては並列処理粒度に応じたメモリ構成や, ネットワークのアーキテクチャが重要となる. しかし, マルチグレイン並列処理を実際に行った場合のメモリアクセスについての詳しい部分はわがっていない. 本論文ではインストラクションレベルシミュレー夕を用いて実アプリケーションでマルチグレイン並列処理を行った場合のメモリアクセス状況を解析するツールについて述べる. またそれを用いて, マルチグレイン並列処理を行った場合の簡単なメモリアクセス特性について示す.
- 一般社団法人電子情報通信学会の論文
- 1999-08-05
著者
関連論文
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(計算機システム)
- 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- SASEBO-Rの電源ラインへの電磁波解析 (情報セキュリティ)
- SASEBO-Rの電源ラインへの電磁波解析 (情報処理)
- FPGAアレイCubeを用いたレーベンシュタイン距離計算の性能評価(応用1)
- GPUの汎用計算環境CUDAによる暗号アルゴリズムに対するキークラックの高速化(アクセラレーションと回路設計,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- グラフィックプロセッサを用いた自己組織化マップの実装と評価(GPU,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- グラフィックプロセッサを用いた自己組織化マップの実装と評価(GPU,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- ClearSpeed製SIMD型マルチコアプロセッサにおける並列アプリケーション実行時間予測手法の検討(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- ClearSpeed製コプロセッサの並列ベンチマークによる性能評価と性能向上手法の提案(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- メモリ周りに制約を有するMPUにおけるプリフェッチ機能付メモリモジュールの意義(メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- メモリ周りに制約を有するMPUにおけるプリフェッチ機能付メモリモジュールの意義(メモリシステム, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 学生実験用電力解析攻撃システムの開発(VLSIシステム)
- 動的リコンフィギャラブルデバイスにおける電力分析と低電力化手法の検討(コンピュータシステム)
- ClearSpeed製SIMDプロセッサの通信性能評価(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- ハイパフォーマンスコアとローパワーコアの組み合わせにおける細粒度動的スリープ制御の実装と評価(組込みシステムプラットフォーム)
- Network-on-Chipにおけるエラー検出・訂正方式に関する研究(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- メッセージ頭部の格納場所切替によるメッセージ交換の高速化(ARC-8 : 通信,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- DIMMnet-3ネットワークインタフェースにおけるMPI支援機能(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- DIMMnet-2ネットワークインタフェースコントローラの設計と実装(HPCハードウェア)
- DIMMスロット装着型デバイスDIMMnet-2の改良方針(ARC-7: ネットワークインタフェースとルーティング, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- マルチパスイーサネットにおけるOn/Offリンクアクティベーション法の評価(ネットワーク,クラウド及び一般)
- DIMMスロット搭載型ネットワークインターフェースDIMMnet-1とその低遅延通信機器AOTF
- 動的リコンフィギャラブルデバイスにおける構成情報配送のためのマルチキャスト手法の検討(コンピュータシステム)
- 並列計算機ASCAの要素プロセッサによる近細粒度並列処理
- ソフトプロセッサコアを用いたH.264/AVCエンコーダのFPGA実装(アプリケーションII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- サイドチャネル攻撃評価用自動測定ソフトウェアの開発
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- アセンブリコードレベルの電力解析攻撃への対策 (ワイドバンドシステム)
- アセンブリコードレベルの電力解析攻撃への対策 (情報処理)
- A-7-19 SCAPEボードでの差分電力解析と差分電磁波解析の比較(A-7.情報セキュリティ,一般セッション)
- A-7-20 SASEBO-R上のAES回路に対する2種のCPAの比較(A-7.情報セキュリティ,一般セッション)
- DPA対策プリミティブゲートMRSLの提案
- CPA攻撃用実験環境の構築
- A-7-2 SASEBOボードへのCPA攻撃とその検証(A-7.情報セキュリティ,一般セッション)
- SASEBOボードに搭載されたAES回路へのサイドチャネル攻撃とその検証
- 5ZB-3 サイドチャネル攻撃標準評価ボード(SASEBO)を使ったAES暗号の実装攻撃実験(セキュリティ(5),学生セッション,セキュリティ)
- ハードウェア実装されたAES暗号のXOR演算部に対するDPA検証
- C-12-7 H.264/AVCエンコーダのFPGAへの実装・評価(C-12.集積回路B(ディジタル),エレクトロニクス2)
- スケジューリングを考慮した多段結合網スイッチチップの実装
- スケジューリングを考慮した多段結合網スイッチチップの実装
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- CUDAによるAES実装のための計算粒度最適化手法(高速化技術,FPGA応用及び一般)
- マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
- マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
- マルチグレイン並列処理を利用したソフトウェア制御キャッシュの開発
- マルチグレイン並列処理用マルチプロセッサシステム
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- SASEBO-Rの電源ラインへの電磁波解析(一般:情報通信基礎サブソサイエティ合同研究会)
- アセンブリコードレベルの電力解析攻撃への対策(一般:情報通信基礎サブソサイエティ合同研究会)
- FPGA実装されたストリーム暗号CryptMTの評価(セキュリティ応用,デザインガイア2009 VLSI設計の新しい大地)
- AESのS-BOX回路のDPA対策設計(リコンフィギャラブルシステム応用II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- MRSLで構成したAESのS-BOX回路のDPA耐性検証
- データ駆動型仮想ハードウェアにおける自動ページ分割手法
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- マクロタスク間におけるデータ転送方式の比較評価(コンピュータシステム)
- 近細粒度並列処理におけるレシーブレジスタ割当手法(コンピュータシステム)
- 階層型多段結合網R-Closにおける通信スケジューリング(コンピュータシステム)
- 階層型多段結合網R-Clos(計算機システム)
- 多段結合網R-Closにおける通信スケジューリング
- MAPLE用近細粒度並列化コンパイラ
- 多段結合網R-Closにおける通信スケジューリング
- MAPLE coreにおけるレシーブレジスタ割り当て手法
- 階層構造を持つ多段結合網R-Closの改良
- 多重バスをエミュレートする多段結合網R-Clos
- 組合せを利用する分類法を用いた相互情報量解析 (情報セキュリティ)
- L-010 GPGPUを用いた暗号攻撃(ネットワーク・セキュリティ,一般論文)
- MediaBenchにおけるマルチグレイン並列性の解析
- MediaBenchにおけるマルチグレイン並列性の解析
- コンパイラ主導型マルチプロセッサシステムASCAにおけるソフトウェア制御キャッシュシステムの実装
- コンパイラ主導型マルチプロセッサシステムASCAにおけるソフトウェア制御キャッシュシステムの実装
- マクロデータフロープリプロセッサの実装
- マクロデータフロープリプロセッサの実装
- 粗粒度並列化プリプロセッサの実装
- 粗粒度並列化プリプロセッサの実装
- 3ZE-6 相関値の変化傾向に着目した篩い分けのCPAへの適用(暗号実装・解析,一般セッション, セキュリティ,情報処理学会創立50周年記念)
- 3ZE-5 異なる実装方法による暗号モジュールに対する離散フーリエ変換を用いたCPAの適用(暗号実装・解析,一般セッション, セキュリティ,情報処理学会創立50周年記念)
- L-020 AESに実装されたレジスタに対する相互情報量解析の適用(L分野:ネットワーク・セキュリティ,一般論文)
- C-036 モンゴメリ逆元算のFPGA化設計(C.アーキテクチャ・ハードウェア)
- L-040 ハードウェア実装されたXOR演算に対するDPA手法(L分野:ネットワーク・セキュリティ)
- M_052 DPA対策実験による電力解析評価プラットフォームの検証(M分野:アーキテクチャ・ユビキタス・セキュリティ)
- C-014 Handel-Cによる暗号処理ボードSEBSW-2への暗号回路の実装・評価(C.アーキテクチャ・ハードウェア)
- C_004 Mersenne TwisterのIPコア化について(C分野:ハードウェア)
- L-011 SASEBO-Rを使用した電磁波解析と電力解析の比較(ネットワーク・セキュリティ,一般論文)
- L-009 AESの実装方法の違いによるCPAの比較(ネットワーク・セキュリティ,一般論文)
- AES暗号回路へのCPA攻撃の適用範囲に関する検証
- アセンブリコードレベルの電力解析攻撃への対策
- L-021 対数モデルを用いた相関電力解析(L分野:ネットワーク・セキュリティ,一般論文)
- 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
- 対数モデルを用いたCPAに対するローパスフィルタの適用
- 組合せを利用する分類法を用いた相互情報量解析
- 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
- 動的部分再構成を利用した切替可能なAES S-box回路の評価(FPGA応用,FPGA応用及び一般)
- CUDA環境における共通鍵ブロック暗号の高速実装(アーキテクチャ,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- マルチグレイン並列化コンパイラのメモリアクセスアナライザ