図形整形アルゴリズムとそのLSIパタ-ン設計への応用 (LSI特集) -- (配置・配線CAD)
スポンサーリンク
概要
著者
関連論文
-
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
-
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
-
設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム(システムオンシリコン設計技術並びにこれを活用したVLSI)
-
設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム(システムオンシリコン設計技術並びにこれを活用したVLSI)
-
並列ルーティングプロセッサの試作研究
-
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
-
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
-
PLLのための要素回路の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
-
PLLのための要素回路の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
-
On Chip ProbeによるLSIの信号伝播波形の測定(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
-
木構造部分積加算回路をもつ乗算器の高速化に関する研究(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
-
On Chip ProbeによるLSIの信号伝播波形の測定(物理設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
-
木構造部分積加算回路をもつ乗算器の高速化に関する研究(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
-
On Chip ProbeによるLSIの信号伝播波形の測定(物理設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
-
木構造部分積加算回路をもつ乗算器の高速化に関する研究(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
-
加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
-
加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
-
加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
-
加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
-
部分定数化による乗算器の低消費電力化について(システムLSI設計及び一般)
-
加算器の消費電力/面積/速度の形式による比較(システムLSI設計及び一般)
-
加算器の消費電力/面積/速度の形式による比較(システムLSI設計及び一般)
-
部分定数化による乗算器の低消費電力化について(システムLSI設計及び一般)
-
入力パタン並列故障シミュレーションの高速化手法
-
入力パタン並列故障シミュレーションの高速化手法
-
連想プロセッサ・システムの構成とアプリケーション実装
-
連想プロセッサを用いた多層化改良線分展開法
-
CS-4-3 面発光レーザを用いた光マイクロセル方式屋内光無線通信(CS-4. 応用分野が広がる面発光レーザ(VCSEL)技術の最新動向, エレクトロニクス1)
-
線分展開法を拡張した多層グリッドレス配線手法
-
新技術による情報通信の更なる発展
-
アナログモジュールを対象としたレイアウトシステムの構築
-
連想メモリを用いた高並列故障シミュレーション手法
-
CAM搭載ハードウェアエンジンとアプリケーション実装環境
-
2系統電源の平面配線手法
-
改良線分探索法の連想プロセッサを用いた一実装手法
-
タイル平面に基づく最小曲がり径路探索アルゴリズム
-
連想メモリを用いたVLSI設計用図形処理ハ-ドウェア
-
VLSIパタン設計における多角形領域の分割アルゴリズム
-
グリッドレス・ル-タ--格子を用いない二層配線径路探索手法
-
3. レイアウト設計におけるCAD 3.3 配線処理手法 (論理装置CADの最近の動向)
-
複合長方形領域の最小分割
-
図形整形アルゴリズムとそのLSIパタ-ン設計への応用 (LSI特集) -- (配置・配線CAD)
-
最近のグラフ理論とその応用(4)
-
HW/SW分割システムにおける仮想IP類推手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
-
HW/SW分割システムにおける仮想IP類推手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
-
木構造部分積加算回路を持つ乗算器の面積/遅延/消費電力トレードオフについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
-
木構造部分積加算回路を持つ乗算器の面積/遅延/消費電力トレードオフについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
-
IP再利用を考慮した動画像処理システムVLSI向けハードウェア/ソフトウェア分割設計支援システム
-
IP再利用を考慮した動画像処理システムVLSI向けハードウェア/ソフトウェア分割設計支援システム
-
システムLSIを対象としたハードウェア/ソフトウェア分割システム
-
システムLSIを対象としたハードウェア/ソフトウェア分割システム
-
早稲田大学の北九州進出 (特集 大学と地域経済)
-
2.システムレベル設計フローと設計言語(システムレベルデザイン)
-
整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Treeの比較(演算回路・ばらつきの測定,システム設計及び一般)
-
整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Treeの比較(演算回路・ばらつきの測定,システム設計及び一般)
-
整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Tree の比較
-
システム設計記述言語の動向
-
システム設計記述言語の動向
もっと見る
閉じる
スポンサーリンク