連想メモリを用いたVLSI設計用図形処理ハ-ドウェア
スポンサーリンク
概要
著者
関連論文
-
間欠動作型CMOS UWB-IR受信機アナログフロントエンド(アナログ・デジアナ・センサ,通信用LSI)
-
センサはウェブを超える : 省力化から知覚化へ(ユビキタス・センサネットワークを支える理論,および一般)
-
1cc超小型UWBセンサノードの開発(システムオンシリコン,RFID技術及び一般)
-
AS-4-5 1cc超小型ノードを用いた22cm高精度測位システムの開発(2) : UWB測位システムの実証実験(AS-4.将来ライフを拓くユビキタス技術(2)-ネットワークセンシングにおける協調と融合-,シンポジウム)
-
AS-4-4 1cc超小型ノードを用いた22cm高精度測位システムの開発(1) : 超低電力UWBセンサノードの開発(AS-4.将来ライフを拓くユビキタス技術(2)-ネットワークセンシングにおける協調と融合-,シンポジウム)
-
A-5-13 UWBを用いた高精度測位応用に向けて(A-5.ワイドバンドシステム,一般講演)
-
B-7-110 センサネット向け分散イベントハンドリングミドルウェア(B-7.情報ネットワーク,一般講演)
-
B-7-109 多様なセンサノードに対応可能なセンサネットミドルウェア機能の提案(B-7.情報ネットワーク,一般講演)
-
CS-9-3 センサネットによる情報サービスの検討(CS-9. センサネット: エレクトロニクスと情報技術の融合, エレクトロニクス2)
-
センサーネットワーク研究への取組み : 日立のセンサネット(特別セッション : センサネットワーク特集)
-
センサーネットワーク研究への取組み : 日立のセンサネット(特別セッション : センサネットワーク特集)
-
IP再利用を促進するインタフェース記述言語O_ωL
-
グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
-
グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
-
グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
-
Efficient Software Performance Estimation Methods for Hardware/Software Codesign
-
大規模論理関数用BDDパッケージ : H-BDD
-
並列ルーティングプロセッサの試作研究
-
入力パタン並列故障シミュレーションの高速化手法
-
入力パタン並列故障シミュレーションの高速化手法
-
連想プロセッサ・システムの構成とアプリケーション実装
-
連想プロセッサを用いた多層化改良線分展開法
-
線分展開法を拡張した多層グリッドレス配線手法
-
新技術による情報通信の更なる発展
-
アナログモジュールを対象としたレイアウトシステムの構築
-
連想メモリを用いた高並列故障シミュレーション手法
-
CAM搭載ハードウェアエンジンとアプリケーション実装環境
-
2系統電源の平面配線手法
-
改良線分探索法の連想プロセッサを用いた一実装手法
-
タイル平面に基づく最小曲がり径路探索アルゴリズム
-
連想メモリを用いたVLSI設計用図形処理ハ-ドウェア
-
VLSIパタン設計における多角形領域の分割アルゴリズム
-
グリッドレス・ル-タ--格子を用いない二層配線径路探索手法
-
3. レイアウト設計におけるCAD 3.3 配線処理手法 (論理装置CADの最近の動向)
-
複合長方形領域の最小分割
-
図形整形アルゴリズムとそのLSIパタ-ン設計への応用 (LSI特集) -- (配置・配線CAD)
-
最近のグラフ理論とその応用(4)
-
線分探索法の改良とその評価
-
早稲田大学の北九州進出 (特集 大学と地域経済)
-
交通ICカード利用履歴を用いた生活行動属性指標の提案(行動解析,ユーザ属性情報,ライフログ活用技術,オフィスインフォメーションシステム,ライフインテリジェンス,一般)
もっと見る
閉じる
スポンサーリンク