橘 昌良 | 高知工科大学工学部電子・光システム工学科
スポンサーリンク
概要
関連著者
-
橘 昌良
高知工科大学工学部電子・光システム工学科
-
橘 昌良
高知工科大学
-
橘 昌良
高知工科大学大学院工学研究科電子・光システム工学コース
-
大附 辰夫
早稲田大学基幹理工学研究科情報理工学専攻
-
大附 辰夫
早稲田大学
-
柳澤 政生
早稲田大学基幹理工学研究科情報理工学専攻
-
柳澤 政生
早稲田大学
-
水口 貴之
高知工科大学大学院工学研究科電子・光システム工学コース
-
味元 伸太郎
高知工科大学大学院工学研究科電子・光システム工学コース
-
戸川 望
早稲田大学
-
坂田 雅雄
早稲田大学院基幹理工学研究科情報理工学専攻
-
吉田 陽信
早稲田大学大学院基幹理工学研究科情報理工学専攻
-
戸川 望
北九州市立大学国際環境工学部情報メディア工学科
-
大附 辰夫
北九州市立大学国際環境工学部情報メディア工学科早稲田大学理工学総合研究センター
-
磯田 新平
早稲田大学理工学部電子・情報通信学科
-
大附 辰夫
早稲田大学理工学部
-
大附 辰夫
早稲田大学理工学部電子通信学科
-
川越 伸一
高知工科大学大学院工学研究科電子・光システム工学コース
-
大附 辰夫
早稲田大学院基幹理工学研究科情報理工学専攻
-
柳澤 政生
早稲田大学理工学研究科
-
内田 純平
早稲田大学理工学部コンピュータ・ネットワーク工学科
-
宮岡 祐一郎
早稲田大学理工学部コンピュータ・ネットワーク工学科
-
大附 辰夫
早稲田大学理工学部電子・情報通信学科
-
宮岡 祐一郎
早稲田大学理工学部コンピュータ・ネットワーク工学科:(現)株式会社東芝
-
小島 洋平
早稲田大学理工学部コンピュータ・ネットワーク工学科
-
橘 昌良
早稲田大学理工学部電子通信学科
-
北地 祐子
高知工科大学大学院工学研究科電子・光システム工学コース
-
杉本 秀一
高知工科大学大学院工学研究科電子・光システム工学コース
-
遠藤 彬浩
高知工科大学大学院工学研究科電子・光システム工学コース
-
小田 雄一
早稲田大学大学院理工学研究科電子・情報通信学専攻
-
小田 龍之介
早稲田大学理工学部電子・情報通信学科
-
野中 弘二
日本高知工科大学
-
佐藤 政生
早稲田大学理工学部
-
戸川 望
早稲田大学院基幹理工学研究科情報理工学専攻
-
野中 弘二
高知工科大学フロンティア工学コース
-
大賀 忠
松下通信工業(株)パーソナルコミュニケーション(事)
-
大賀 忠
松下通信工業(株)電波事業部移動通信技術部
-
鈴木 敬
早稲田大学理工学部電子通信学科
-
中島 聡
NTT武蔵野電気通信研究所基幹交換技術部
-
野中 弘二
高知工科大
-
竹村 和祥
松下電器産業(株)
-
黒坂 均
NECエレクトロニクス(株)
-
鳥居 司郎
日本電信電話公社
-
鈴木 敬
(株)日立製作所中央研究所
-
野中 弘二
高知工科大学フロンティア工学教室
著作論文
- 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
- 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
- 設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 並列ルーティングプロセッサの試作研究
- 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
- 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
- PLLのための要素回路の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
- PLLのための要素回路の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
- On Chip ProbeによるLSIの信号伝播波形の測定(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 木構造部分積加算回路をもつ乗算器の高速化に関する研究(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- On Chip ProbeによるLSIの信号伝播波形の測定(物理設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 木構造部分積加算回路をもつ乗算器の高速化に関する研究(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- On Chip ProbeによるLSIの信号伝播波形の測定(物理設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 木構造部分積加算回路をもつ乗算器の高速化に関する研究(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 部分定数化による乗算器の低消費電力化について(システムLSI設計及び一般)
- 加算器の消費電力/面積/速度の形式による比較(システムLSI設計及び一般)
- 加算器の消費電力/面積/速度の形式による比較(システムLSI設計及び一般)
- 部分定数化による乗算器の低消費電力化について(システムLSI設計及び一般)
- CS-4-3 面発光レーザを用いた光マイクロセル方式屋内光無線通信(CS-4. 応用分野が広がる面発光レーザ(VCSEL)技術の最新動向, エレクトロニクス1)
- 複合長方形領域の最小分割
- 図形整形アルゴリズムとそのLSIパタ-ン設計への応用 (LSI特集) -- (配置・配線CAD)
- HW/SW分割システムにおける仮想IP類推手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- HW/SW分割システムにおける仮想IP類推手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 木構造部分積加算回路を持つ乗算器の面積/遅延/消費電力トレードオフについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 木構造部分積加算回路を持つ乗算器の面積/遅延/消費電力トレードオフについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
- IP再利用を考慮した動画像処理システムVLSI向けハードウェア/ソフトウェア分割設計支援システム
- IP再利用を考慮した動画像処理システムVLSI向けハードウェア/ソフトウェア分割設計支援システム
- システムLSIを対象としたハードウェア/ソフトウェア分割システム
- システムLSIを対象としたハードウェア/ソフトウェア分割システム
- 2.システムレベル設計フローと設計言語(システムレベルデザイン)
- 整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Treeの比較(演算回路・ばらつきの測定,システム設計及び一般)
- 整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Treeの比較(演算回路・ばらつきの測定,システム設計及び一般)
- 整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Tree の比較
- システム設計記述言語の動向
- システム設計記述言語の動向