2.システムレベル設計フローと設計言語(<特集>システムレベルデザイン)

スポンサーリンク

概要

• 論文の詳細を見る
• 一般社団法人情報処理学会の論文
• 2004-05-15

著者

• 橘 昌良

  高知工科大学工学部電子・光システム工学科

• 橘 昌良

  高知工科大学

• 竹村 和祥

  松下電器産業(株)

• 黒坂 均

  NECエレクトロニクス(株)

関連論文

• 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
• 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
• 設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 設計ナビゲーション機構を有するシステムLSI設計のためのHW/SW分割システム(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 並列ルーティングプロセッサの試作研究
• 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
• 組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法(システムレベル設計,FPGA応用及び一般)
• PLLのための要素回路の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
• PLLのための要素回路の設計(システムオンシリコン設計技術並びにこれを活用したVLSI)
• On Chip ProbeによるLSIの信号伝播波形の測定(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• 木構造部分積加算回路をもつ乗算器の高速化に関する研究(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• On Chip ProbeによるLSIの信号伝播波形の測定(物理設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 木構造部分積加算回路をもつ乗算器の高速化に関する研究(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• On Chip ProbeによるLSIの信号伝播波形の測定(物理設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 木構造部分積加算回路をもつ乗算器の高速化に関する研究(高速化/低消費電力化II,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 加算器の消費電力の形式による比較(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 部分定数化による乗算器の低消費電力化について(システムLSI設計及び一般)
• 加算器の消費電力/面積/速度の形式による比較(システムLSI設計及び一般)
• 加算器の消費電力/面積/速度の形式による比較(システムLSI設計及び一般)
• 部分定数化による乗算器の低消費電力化について(システムLSI設計及び一般)
• 7.低消費電力化設計と消費電力見積り(システムレベルデザイン)
• 編集にあたって(システムレベルデザイン)
• CS-4-3 面発光レーザを用いた光マイクロセル方式屋内光無線通信(CS-4. 応用分野が広がる面発光レーザ(VCSEL)技術の最新動向, エレクトロニクス1)
• 複合長方形領域の最小分割
• 図形整形アルゴリズムとそのLSIパタ-ン設計への応用 (LSI特集) -- (配置・配線CAD)
• HW/SW分割システムにおける仮想IP類推手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• HW/SW分割システムにおける仮想IP類推手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 木構造部分積加算回路を持つ乗算器の面積/遅延/消費電力トレードオフについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 木構造部分積加算回路を持つ乗算器の面積/遅延/消費電力トレードオフについて(システムオンシリコン設計技術並びにこれを活用したVLSI)
• IP再利用を考慮した動画像処理システムVLSI向けハードウェア/ソフトウェア分割設計支援システム
• IP再利用を考慮した動画像処理システムVLSI向けハードウェア/ソフトウェア分割設計支援システム
• システムLSIを対象としたハードウェア/ソフトウェア分割システム
• システムLSIを対象としたハードウェア/ソフトウェア分割システム
• 2.システムレベル設計フローと設計言語(システムレベルデザイン)
• 整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Treeの比較(演算回路・ばらつきの測定,システム設計及び一般)
• 整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Treeの比較(演算回路・ばらつきの測定,システム設計及び一般)
• 整数乗算器の消費電力と遅延について : Wallace Tree, Dadda Tree の比較
• システム設計記述言語の動向
• システム設計記述言語の動向
• 連続したオン状態を実現するブートストラップスイッチ回路の設計
• 連続したオン状態を実現するブートストラップスイッチ回路の設計

もっと見る 閉じる

スポンサーリンク