高位合成における回路分割の実装(FPGA・メニーコア,2012年並列/分散/協調処理に関する『鳥取』サマー・ワークショップ(SWoPP鳥取2012))

スポンサーリンク

概要

論文の詳細を見る
近年、高位合成技術の発達によってField Programmable Gate Array(FPGA)などのリコンフィギャラブルデバイスの設計環境が改善されてきている。それにより、従来よりも大規模なアルゴリズムをFPGAに実装し、高速化を図る研究事例が増加してきている。特に、計算流体力学などの分野ではFPGAを用いたハードウェアオフローディングによる高速化が行われている。しかしながらFPGAには面積に制約があり、対象とするFPGAの容量を超えた面積の回路を実装することが困難である。さらに、演算器の使用数に制約などからそれ以上の高速化できないことがある。そこで、本研究では高位合成を用いて、回路を複数のFPGAに分割実装を行うことで、大規模な回路の実装を目指す。本稿では特に、計算回路の展開によって高速化を行うことを想定し、それに向けた回路の分割点算出手法と分割点の自動探索ツールの提案を行う。
2012-07-26

著者

関連論文

もっと見る

スポンサーリンク