ダイナミックリコンフィギャラブルシステムSTPエンジンを用いた適応型Viterbi復号器の設計と実装(アプリケーション)

概要

論文の詳細を見る
畳み込み符号の復号方法であるViterbiアルゴリズムをハードウェア上で実装する際に、拘束長や復号精度の変化などの複数の条件に適応させる場合、複数の回路構成を用いる必要が出てくることとなり、結果として余分なコストと消費電力がかかることとなった。FPGAを用いてハードウェア構成を変化させて対応する方法も存在するが、回路構成の書き換えに時間がかかるという問題点も存在した。本研究では動的再構成が可能なリコンフィギャラブルシステムであるSTPエンジンの上で拘束長3から7の間のViterbiアルゴリズムを実装し、状況に応じて回路構成を変更するシステムを提案する。具体的には、リコンフィギャラブルシステムを用いることで、一定のSN比に対するビット誤り率の閾値の設定を行って拘束長を変動させて評価を行った。その結果、最低5.07Mbpsのスループットを実現し、回路の書き換えが頻繁に行われる状況では、最高の性能の拘束長を用いる状況と比較して、回線のクオリティを保ちながら10-140%程の回線速度向上を確認した。
2011-09-19