Soft Error-Aware Scheduling in High-Level Synthesis
スポンサーリンク
概要
- 論文の詳細を見る
Due to the continuous reduction in chip feature size and supply voltage, soft errors are becoming a serious problem in the today's LSI design. This paper proposes a soft error-aware scheduling method in high-level synthesis. The reliability of the datapath circuit is determined not only by those of its computations, which depend on their assigned hardware resources, but also by those of its values, which are affected by their lifetime length. By considering both influences, our proposed method schedules operations for maximizing the reliability of the datapath circuit.
- 2011-03-11
著者
-
Hiroyuki Tomiyama
Ritsumeikan University
-
Hiroaki Takada
Nagoya University
-
Shigeru Yamashita
Ritsumeikan University
-
Takuya Azumi
Ritsumeikan University
関連論文
- 2.ソフトウェアとハードウェアの協調による組込みシステムの消費エネルギー最適化(未来を切り拓く最先端VLSIテクノロジー)
- 自動車制御システムのエラーモデル記述による安全性分析手法(安全性及び一般)
- 組込みシステムのタスク内DVFSのための実行トレースマイニング(コンパイラ,システムオンシリコンを支える設計技術)
- 車載用通信プロトコル(スケーラブルCAN)開発
- 第1回 組込みシステム概要(講座 画像処理技術者のための組込み入門)
- A scratch-pad memory management framework for embedded real-time systems (VLSI設計技術)
- ビットエラー通信路におけるスケーラブルCANの動作解析
- アーキテクチャ記述言語による設計と一体化した制御システムのリスク分析(ソフトウェア開発支援,システム開発論文)
- コンポーネントシステムを用いた組込みシステム向けアクセス制御機構(組込みシステム,システム開発論文)
- Simultaneous Allocation and Binding Considering Multiplexers in High-Level Synthesis
- UMLモデルのC言語実装におけるTECSの適用事例
- オフセット付きCANメッセージの正確な最大遅れ時間解析
- Integrated Scheduling in a Real-Time Embedded Hypervisor
- メモリ共有を考慮した RPC システム
- 分散リアルタイムシステムの端点間処理における応答時間の確率的解析
- 10MbpsCANプロトコルの設計と評価
- 組込みシステムにおける低消費エネルギー志向の効率的なスラック時間の導出
- 組込みリアルタイムシステムにおけるスクラッチパッドメモリ管理技術
- 組込みシステムの消費エネルギー最適化
- Proposal and Quantitative Analysis of the CHStone Benchmark Program Suite for Practical C-based High-level Synthesis
- An Energy Optimization Framework for Embedded Applications
- An Energy Optimization Framework for Embedded Applications
- HW/SW Cosimulation Framework Based on Software Component System
- HW/SW Cosimulation Framework Based on Software Component System
- Soft Error-Aware Scheduling in High-Level Synthesis
- Soft Error-Aware Scheduling in High-Level Synthesis
- The Worst-Case Response Time Analysis for FIFO-based Offset Assigned CAN Messages
- μITRONベースのマルチプロセッサ向けRTOSのテスト
- 車載ネットワークにおけるCAN-Ethernetプロトコル変換アルゴリズム
- 車載ネットワークにおけるCAN-Ethernetプロトコル変換アルゴリズム
- マルチコア向けFIFO式プリエンプティブ同期プロトコルのスケジューラビリティ評価
- リアルタイムシステムにおけるTLBミスの影響調査と改善手法
- 車載制御システム向けパーティショニング機構
- メモリ保護対応RTOSにおけるメモリ保護機能のテスト
- SafeGを用いた汎用OSの監視手法
- リアルタイムシステムにおけるTLBミスの影響調査と改善手法
- 車載制御システム向けパーティショニング機構
- メモリ保護対応RTOSにおけるメモリ保護機能のテスト
- SafeGを用いた汎用OSの監視手法
- 車載組込みシステム向けデータストリーム管理システムの開発(データ工学,Web情報システム)
- schesim:リアルタイムアプリケーション向けスケジューリングシミュレータ(ソフトウェアシステム)
- ストリームLDMにおける地図データのストリーム化機構の設計と評価
- 組込みシステムにおける階層型状態遷移図に基づく安全分析手法(信頼性,保全性,安全性)
- マルチストリーミング処理のためのマルチプロセッサ向けロードバランス機構(ソフトウェアシステム)
- 車載データ統合アーキテクチャにおけるセンサ変更時のソフトウェア設計容易性の検討
- CPU affinityによる汎用OSのリアルタイム性向上手法
- マルチコア向け組込みリアルタイムシステムの省電力機構
- Message from the Editor-in-Chief