簡易高位合成を用いたカスタマイズ可能なハードウェア/ソフトウェア分割評価手法(高位合成及び検証,信号処理,LSI,及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
ハードウェア/ソフトウェア協調設計においては、ソフトウェア言語で記述された全体の機能から、各機能モジュールのハードウェア/ソフトウェアへの割当(分割)を行い、全体のシステムの性能や必要とするリソース量を評価する。ハードウェア/ソフトウェアへ分割した後のシステムの全体性能および使用したリソースの量を性格に評価するには、ソフトウェアのコンパイルと同時にハードウェアの高位合成、論理合成、レイアウトを行い、実データを用いたコシミュレーションを行う必要があるが、コンパイルやハードウェアの合成および精度の高いコシミュレーションには多大な時間を要するので、協調設計の初期の段階ではより簡略化された分割評価手法が必要とされている。本稿では、分割後の評価の精度をあげるために、簡易的な高位合成を用いるとともに、ハードウェアの資源量などをカスタマイズできるようにした分割評価手法について述べる。パラメタのチューニングにより、種々の応用および種々の実現対象に対して分割後の評価精度を実際に近づけることが可能となった。
- 社団法人電子情報通信学会の論文
- 2008-06-20
著者
-
磯村 俊郎
トヨタ自動車BR制御ソフトウェア開発室
-
木村 晋二
早稲田大学
-
鈴木 優
トヨタ自動車(株)
-
木村 晋二
早稲田大学大学院情報生産システム研究科
-
張 重陽
早稲田大学情報生産システム研究科
-
磯村 俊郎
トヨタ自動車(株)
関連論文
- 1.メディア処理における超低消費電力SoC技術(未来を切り拓く最先端VLSIテクノロジー)
- マルチプロセッサシステムオンチップのためのトレース駆動型ワークロードシミュレーション手法(物理設計及び一般)
- ALUアレイベースのリコンフィギュラブルプロセッサによるソフトウェア無線機(技術展示/ポスター展示,技術展示,ポスター展示,無線信号処理実装,一般)
- ALU間接続を制限したALUアレイによるリコンフィギュラブルプロセッサの検討(アーキテクチャ, FRGAとその応用及び一般)
- A-3-16 ALU間接続に制限のあるALUアレイによるリコンフィギュラブルプロセッサの検討(A-3. VLSI設計技術)
- カーチューナ向けリコンフィギュラブルアーキテクチャ(リコンフィギャラブルアーキテクチャ2)
- Automatic clock gating generation through power-optimal control signal selection (VLSI設計技術)
- キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法
- 自動クロックゲーティング生成における電力最適化制御信号選択手法
- ALU間接続を制限したALUアレイによるリコンフィギュラブルプロセッサの検討(アーキテクチャ, FRGAとその応用及び一般)
- ALU間接続を制限したALUアレイによるリコンフィギュラブルプロセッサの検討(アーキテクチャ, FRGAとその応用及び一般)
- FPGAを対象とした部分積加算回路の合成について(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- FPGAを対象とした部分積加算回路の合成について(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- FPGAを対象とした部分積加算回路の合成について(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 8C45 ことばによる手話単語の記述と三次元表現
- キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法 (リコンフィギャラブルシステム)
- キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法 (コンピュータシステム)
- キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法 (VLSI設計技術)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化(検証・理論, 組込技術とネットワークに関するワークショップ)
- 非線形方程式と整数解の探索に基づく高位合成向けビット長最適化
- マルチステージクロックゲーテイングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- マルチステージクロックゲーティングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
- 自動パイプライン化を用いた FPGA におけるプロトタイピングの高速化
- 簡易高位合成を用いたカスタマイズ可能なハードウェア/ソフトウェア分割評価手法(高位合成及び検証,信号処理,LSI,及び一般)
- 簡易高位合成を用いたカスタマイズ可能なハードウェア/ソフトウェア分割評価手法(高位合成及び検証,信号処理,LSI,及び一般)
- 簡易高位合成を用いたカスタマイズ可能なハードウェア/ソフトウェア分割評価手法(高位合成及び検証,信号処理,LSI,及び一般)
- スイッチング確率を考慮したprefix graph合成手法の改良について(合成及び演算器最適化,システム設計及び一般)
- スイッチング確率を考慮したprefix graph合成手法の改良について(システム設計及び一般)
- Lingのキャリー計算に基づくparallel prefix adder合成について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Lingのキャリー計算に基づくparallel prefix adder合成について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Lingのキャリー計算に基づくparallel prefix adder合成について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 回路変更を用いたプロトタイプ設計検証における高速化(検証)
- 回路変更を用いたプロトタイプ設計検証における高速化(検証)
- 回路変更を用いたプロトタイプ設計検証における高速化(検証,組込技術とネットワークに関するワークショップETNET2007)
- 回路変更を用いたプロトタイプ設計検証における高速化(検証,組込技術とネットワークに関するワークショップETNET2007)
- 動的命令変更機構を持つ組み込み向けJavaプロセッサの設計と評価
- TK-6 情報・電気・電子グローバルCOEの戦略と計画(大会委員会企画)
- TK-6 情報・電気・電子グローバルCOEの戦略と計画(大会委員会企画)
- TK-6 情報・電気・電子グローバルCOEの戦略と計画(大会委員会企画)
- TK-6 情報・電気・電子グローバルCOEの戦略と計画(大会委員会企画)
- TK-6 情報・電気・電子グローバルCOEの戦略と計画(大会委員会企画)
- TK-6 情報・電気・電子グローバルCOEの戦略と計画(大会委員会企画)
- TK-6 情報・電気・電子グローバルCOEの戦略と計画(大会委員会企画)
- 自動パイプライン化を用いたFPGAにおけるプロトタイピングの高速化
- 動画像処理向け高速公開鍵暗号LSIアーキテクチャ(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
- 動画像処理向け高速公開鍵暗号LSIアーキテクチャ
- 動画像処理向け高速公開鍵暗号 LSI アーキテクチャ(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
- 動画像処理向け高速公開鍵暗号LSIアーキテクチャ
- 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計及び一般)
- 抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用(システム設計および一般)
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価
- 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価(FPGAとその応用及び一般)
- A-3-25 論理関数の重ね合わせに基づく加減算向きLUT
- A-3-4 リング発振器を用いたオンチップ高速シリアル通信方式
- 動的再構成可能配線について(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- 動的再構成可能配線について(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- 一般化並列カウンタを用いたマルチオペランド加算器合成問題のILPによる定式化 (VLSI設計技術)
- CCTomato : CMOS論理セルの特性抽出ツールの開発
- CCTomato : CMOS論理セルの特性抽出ツールの開発
- CCTomato : CMOS論理セルの特性抽出ツールの開発
- プロセッサにおける配線の再構成可能性の利用について(FPGAとその応用及び一般)
- プロセッサにおける配線の再構成可能性の利用について(FPGAとその応用及び一般)
- プロセッサにおける配線の再構成可能性の利用について(FPGAとその応用及び一般)
- 次状態関数処理に基づく高速不揮発メモリに対する書き込み最適化(論理設計2,システムオンシリコンを支える設計技術)
- 浮動小数点演算と演算チェイニングを考慮した粗粒度再構成可能ハードウェア(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 浮動小数点演算と演算チェイニングを考慮した粗粒度再構成可能ハードウェア(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高位検証における等価論理式への変換手法について(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 高位検証における等価論理式への変換手法について(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 一般化並列カウンタを用いたマルチオペランド加算器合成問題のILPによる定式化(論理設計,システム設計及び一般)
- 論理素子の制御値に基づく多段のパワーゲーティング(論理設計,システム設計及び一般)
- A-3-8 メモリを用いた算術演算回路のFPGA実現とその電力評価(A-3.VLSI設計技術,一般セッション)
- A-3-10 状態遷移の解析に基づく書込み制御回路の検討(A-3.VLSI設計技術,一般セッション)
- 状態遷移の解析に基づく磁気フリップフロップ書き込み制御手法(システム設計,システム設計及び一般)
- A-3-7 差分を用いた不揮発メモリの書き込み回数削減(A-3.VLSI設計技術)
- IL1およびIL2キャッシュに不揮発メモリを利用した二階層キャッシュにおける消費エネルギーの評価(システムと信号処理及び一般)
- IL1およびIL2キャッシュに不揮発メモリを利用した二階層キャッシュにおける消費エネルギーの評価(システムと信号処理及び一般)
- フィルタ向け定数乗算のメモリベース実現による低電力化(システムと信号処理及び一般)
- IL1およびIL2キャッシュに不揮発メモリを利用した二階層キャッシュにおける消費エネルギーの評価(システムと信号処理及び一般)
- 最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法(システムと信号処理及び一般)
- 最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法(システムと信号処理及び一般)
- 最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法(システムと信号処理及び一般)
- フィルタ向け定数乗算のメモリベース実現による低電力化(システムと信号処理及び一般)
- フィルタ向け定数乗算のメモリベース実現による低電力化(システムと信号処理及び一般)
- IL1およびIL2キャッシュに不揮発メモリを利用した二階層キャッシュにおける消費エネルギーの評価(システムと信号処理及び一般)
- フィルタ向け定数乗算のメモリベース実現による低電力化(システムと信号処理及び一般)
- 差分を用いた不揮発メモリの書込み回数削減による低電力回路設計(性能・製造性考慮手法,FPGA応用及び一般)
- 状態遷移の解析に基づく磁気フリップフロップ書き込み制御手法
- 最大ハミング距離を制限した符号とこれを用いた不揮発メモリの書き込み削減手法(システムと信号処理及び一般)
- 差分を用いた不揮発メモリの書込み回数削減による低電力回路設計(性能・製造性考慮手法,FPGA応用及び一般)