S/Hスイッチを用いた156Mb/sモノリシック識別・タイミング抽出PLL回路

スポンサーリンク

概要

論文の詳細を見る
タイミングクロック抽出、データの識別再生を無調整で電源用バイパスコンデンサを除く一切の外付け部品無しで、しかも識別回路とのクロックタイミングの調整を自動的に行えるモノリシック位相同期(PLL)回路技術について検討を行った。(i)サンプルホールド(S, H)スイッチ回路のPLLへの導入、(ii)基準遅延信号との位相比較技術、(iii)動作安定化のための基本回路技術を明らかにし、超高速バイポーラプセロス技術(SST-1A)により、ビットレート156Mb/s対応のIC試作を行った。その結果、無調整、外付け部品なしでPNパタン23段の入力信号に対しエラーフリー動作を得るとともに、出力波形においてrmsジッタ1.2度を確認し、本回路技術の有効性を明らかにした。
1994-06-24

著者

関連論文

もっと見る

スポンサーリンク