低抵抗化ベースポリシリコン電極構造をもつ0.3μmセルフアラインバイポーラ
スポンサーリンク
概要
- 論文の詳細を見る
0.3μmセルファラインバイポーラのベースポリシリコン電極を窒化膜で覆う構造とそのプロセス構成を提案した.トランジスタ試作の結果,良好なDC特性とf_T特性を確認し,従来の酸化膜で覆う場合に比べ,コンタクト抵抗とシート抵抗の低減によってベース抵抗を約25%以上低減できることを示した.
- 社団法人電子情報通信学会の論文
- 1999-10-25
著者
関連論文
- 2.4GHz帯CMOS低雑音増幅器の低電圧動作
- CMOS/SIMOX技術によるイメージ抑圧比49dBの1V, 12mW, 2GHz動作RF受信機
- CMOS/SIMOX技術による1V動作2GHz帯RFフロントエンド回路 (「VLSI一般」)
- 50-GHzf_T,70-GHzf_シリコンバイポーラ技術 : USST
- C-12-18 容量型指紋センサLSI用キャリブレーション回路技術
- C-12-16 1チップ指紋認証LSIに適した指紋画像最適化手法
- 画素並列画像強調および画像回転手法を用いた1チップ指紋認証LSI
- 容量型指紋センサ用ピクセルレベル自動キャリブレーション回路技術
- 指紋センサ認証LSI
- 高信頼性指紋センサLSI
- セルフアラインバイポーラの高γ線耐量構造の検討
- A-17-29 TCP/IPを導入したDSRC上でのデータ転送とアドレス管理の検討
- 感光性樹脂を用いたCuダマシンプロセスによるオンチップ厚膜配線
- C-2-45 感光性樹脂を用いた新厚膜プロセスによるオンチップRF用配線
- 2.4GHz帯CMOS低雑音増幅器の低電圧動作
- 2.4GHz帯CMOS低雑音増幅器の低電圧動作
- CMOS/SIMOX技術による閾値足し算型0.6V動作ボルテージ・リファレンス回路
- CMOS/SIMOX技術による閾値足し算型0.6V動作ボルテージ・リファレンス回路
- 低抵抗化ベースポリシリコン電極構造をもつ0.3μmセルフアラインバイポーラ
- 低抵抗化ベースポリシリコン電極構造をもつ0.3μmセルフアラインバイポーラ
- 選択CVD-W電極を用いたSiGeベースHBTのプロセス技術と特性解析
- 深いコレクタイオン注入層をもつセルフアラインバイポーラの高f_T,高コレクタ電流特性の検討
- 選択的イオン注入コレクタ(SIC)構造バイポーラの高f_T/低ベース抵抗化不純物分布の検討
- 検査パターン細線化による合致 / 非合致パターンマッチング率高差異化の検討
- スタッドバンプ形成時の衝撃応力がデバイス劣化領域に及ぼす影響
- 高信頼性指紋センサLSI
- 容量型指紋センサ用ピクセルレベル自動キャリブレーション回路技術
- 指紋センサ認証LSI