融通性のあるロボット制御向け2Gbps-7多重CDMAシリアル受信チップ(VLSI回路,デバイス技術(高速,低電圧,低電力))
スポンサーリンク
概要
- 論文の詳細を見る
複数のプロセッサ,ビジョンセンサー,アクチュエータで構成された高度なロボット制御には構成要素間のリアルタイム通信が重要となる.特にロボットにおいて,制御系で扱うデータとセンサ系で扱うデータで性質の異なるリアルタイム性が求められ,それを少ない伝送路によるネットワークで両方を同時に可能にするのは非常に困難である.この課題を解決するために,シリアル通信にCDMAによる多重化を採用し,シリアル通信における最も大きな問題である同期に対して2段階の同期方法(コード同期とチップ同期)と回路を提案した.そして,受信回路をO.25umデジタルプロセスで試作し,2Gbpsの転送レート,7多重を実現した.
- 社団法人電子情報通信学会の論文
- 2004-08-12
著者
-
小野 将寛
広島大学大学院先端物質科学研究科
-
岩田 穆
広島大学先端物質科学研究科
-
向井 徹
広島大学先端物質科学研究科
-
佐々木 守
広島大学大学院先端物質科学研究科
-
汐崎 充
広島大学大学院先端物質科学研究科
-
汐崎 充
広島大学先端物質科学研究科
-
小野 将寛
広島大学先端物質科学研究科
-
佐々木 守
広島大学先端物質科学研究科
関連論文
- 強化学習を用いた対戦相手適応型戦略モデル(統計的学習理論及び一般)
- 画像処理IPとFPGA実装
- 定在波を用いた17GHzクロック分配法の研究(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-12-26 神経信号センシング LSI のための低雑音 CMOS 増幅回路の設計
- 融通性のあるロボット制御向け2Gbps-7多重CDMAシリアル受信チップ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CT-1-7 無線インタコネクトと3次元集積(CT-1.Si集積回路配線の解析と設計,エレクトロニクス2)
- ハイパーブレイン実現を目指した無線インタコネクションを用いた三次元集積技術(VLSI一般(ISSCC2005特集))
- F-031 環境オブザーバと方策オブザーバを用いた変動環境にロバストな学習モデル(F分野:人工知能・ゲーム)
- 融通性のあるロボット制御向け2Gbps-7多重CDMAシリアル受信チップ(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ロボット制御のための柔軟なCDMA方式シリアル通信ネットワークの構成法
- ロボット制御のための柔軟なCDMA方式シリアル通信ネットワークの構成法
- ロボット制御のための柔軟なCDMA方式シリアル通信ネットワークの構成法
- 物理複製防止デバイスアービターPUFの設計および測定評価(システム設計と高位・論理設計,物理設計及び一般)
- マルチサンプリングと無線インターコネクトを用いた浮動小数点型ワイドレンジCMOSイメージセンサ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超低電圧動作・低雑音CMOS増幅回路の設計法(イメージセンサのインターフェース回路,アナログ,及び一般)
- オートゼロ・チョッパスタビライゼーション技術を併用した1V動作低雑音CMOS増幅器(アナログ・デジアナ・センサ, 通信用LSI)
- ACT-2-3 センサーの低雑音インタフェース技術(ACT-2.低侵襲医療診断・治療を実現するエレクトロニクス技術,チュートリアル講演,ソサイエティ企画)
- ACT-2-3 センサーの低雑音インタフェース技術(ACT-2.低侵襲医療診断・治療を実現するエレクトロニクス技術,チュートリアル講演,ソサイエティ企画)
- マルチサンプリングと無線インターコネクトを用いた浮動小数点型ワイドレンジCMOSイメージセンサ
- 画像処理IPとFPGA実装
- 画像処理IPとFPGA実装
- スパイラルインダクタのカップリングを用いたチップ間無線インターコネクト(アナログ・デジアナ・センサ, 通信用LSI)
- スパイラルインダクタのカップリングを用いたチップ間無線インターコネクト
- 超低電圧動作・低雑音CMOS増幅回路の設計法
- 1チップ無線センサLSIのための低電圧低雑音リングオシレータ型VCO(アナログ・デジアナ・センサ, 通信用LSI)
- A-1-19 1V動作サイクリックAD変換回路の設計(A-1. 回路とシステム, 基礎・境界)
- スパイラルインダクタ対の電磁結合による非接触シリアル伝送システム(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- MOS容量による電圧増幅を用いた超低消費電力・低雑音増幅器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 定在波を用いた17GHzクロック分配法の研究(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- スパイラルインダクタ対の電磁結合による非接触シリアル伝送システム(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- MOS容量による電圧増幅を用いた超低消費電力・低雑音増幅器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- I-007 見え方に基づいた顔認識手法のための画像前処理(I分野:画像認識・メディア理解)
- D-12-93 主成分分析による照明変動にロバストな顔認識のための画像前処理(D-12. パターン認識・メディア理解, 情報・システム2)
- D-12-31 主成分分析による顔認識回路の設計とFPGAへの実装(D-12. パターン認識・メディア理解, 情報・システム2)
- 1V動作Rail-to-Rail入力逐次比較型AD変換器(回格技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高速シリアルリンクのためのアットスピード・セルフテストLSI(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 1チップ無線センサLSIのための低電圧低雑音リングオシレータ型VCO
- 適応型CMOSイメージセンサ(アナログ・デジアナ・センサ, 通信用LSI)
- 適応型CMOSイメージセンサ
- ブレイン・マシン・インタフェース用64chニューラルレコーディングチップ (情報センシング)
- 悪意ある攻撃から機密情報を守る耐タンパLSI設計手法(ディペンダブルコンピューティングシステム及び一般)
- 悪意ある攻撃から精密情報を守る耐タンパLSI設計手法(ディペンダブルコンピューティングシステム及び一般)
- Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価(論理設計1,システムオンシリコンを支える設計技術)
- 遅延時間差検出型アービターPUFによるセレクタ遅延時間測定評価(論理設計1,システムオンシリコンを支える設計技術)
- ブレイン・マシン・インタフェース用64chニューラルレコーディングチップ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 招待講演 ニューラルレコーディングチップのデータ伝送方式 (集積回路)
- 悪意ある攻撃から機密情報を守る耐タンパLSI設計手法
- 耐タンパLSI設計技術 : 模倣品防止のための物理複製不可能なデバイス(招待講演,学生・若手技術者育成のための研究会)
- TDCを用いたRG-DTM PUFの検討(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- TDCを用いたRG-DTM PUFの検討(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- ビアプログラマブルアナログ(VPA)の提案と基本素子構造の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 招待講演 耐タンパ暗号回路のLSI設計手法 (リコンフィギャラブルシステム)
- 多重化ユニットを用いた物理的複製不可能関数とその実装評価
- 統計補正処理を用いた経路選択リングオシレータPUFとその実装評価
- 上流設計工程でのサイドチャネル攻撃に対する耐タンパ検証手法とその評価
- ニューラルレコーディングチップのデータ伝送方式(最先端の脳科学と集積化技術の融合)
- Dual-Rail RSLメモリ方式を用いた耐タンパDES暗号回路の設計(暗号と高位設計,システムオンシリコンを支える設計技術)