D-10-13 一時停止形デッドロック回復の性能評価
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2002-03-07
著者
-
伊藤 秀男
千葉大学大学院融合科学研究科
-
北神 正人
千葉大学大学院融合科学研究科
-
高畠 俊徳
千葉大学自然科学研究科
-
北神 正人
東京大学大規模集積システム設計教育研究センター
-
伊藤 秀男
千葉大学自然科学研究科
-
北神 正人
千葉大 大学院融合科学研究科
関連論文
- 差分によるVLSI回路の遅延測定(ディペンダブルコンピューティング)
- PPM圧縮法における文字列検索(インターネット環境でのデータ工学とディペンダビリティ)
- 分散ハッシュテーブルにおけるキャッシュ機構の改良(分散環境でのディペンダビリティ,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- ブロックソート圧縮法に対する誤り回復手法(ホームネットワーク,符号)(データ工学,ディペンダビリティ,一般)
- 状態遷移図と組合せ回路部テストを利用した順序回路のテスト生成
- 高信頼SSDの長寿命化とその評価法(ネットワーク環境でのディペンダビリティ)
- 差分によるVLSI回路の遅延測定
- 差分による遅延測定法の実行時間と面積の削減(遅延故障テスト,VLSI設計とテスト及び一般)
- バースト誤り制御符号に対する並列復号法
- ソフトエラー検出機能を有するBILBOレジスタ(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)
- ソフトエラー検出機能を有するBILBOレジスタ (VLSI設計技術)
- インターネット利用システムにおけるIntegrityの定量的評価(安全性及び一般)
- 幅の広いエラーパルス検出機能を有する耐ソフトエラーFF(ディペンダブルコンピューティングシステム及び一般)
- 耐ソフトエラーラッチの検出不可能な固定故障の影響(ディペンダブルコンピューティングシステム及び一般)
- 幅の広いエラーパルス検出機能を有する耐ソフトエラーFF(ディペンダブルコンピューティングシステム及び一般)
- 耐ソフトエラーラッチの検出不可能な固定故障の影響(ディペンダブルコンピューティングシステム及び一般)
- D-10-4 SEU/SET対策FFを用いた遅延故障テスト容易化スキャン構造(D-10. ディペンダブルコンピューティング,一般セッション)
- 二線式論理を用いたFPGAのソフトエラーに対するフォールトセキュア性(フォールトセキュア・セキュリティ・2線2相回路のテスト,VLSI設計とテスト及び一般)
- インターネット利用遠隔システムの信頼性評価法(安全性及び一般)
- 遅延故障テスト容易化FF方式の下での縮退故障テストデータ圧縮法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 遅延故障テスト容易化FF方式の下での縮退故障テストデータ圧縮法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 遅延故障テスト容易化FF方式の下での縮退故障テストデータ圧縮法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 遅延故障テスト容易化耐ソフトエラーラッチの設計(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 遅延故障テスト容易化耐ソフトエラーラッチの設計(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 情報家電間の親和性・競合性に基づく連携動作支援手法(HIP一般(2),顔・ジェスチャの認識・理解)
- 情報家電間の親和性・競合性に基づく連携動作支援手法(HIP一般(2),顔・ジェスチャの認識・理解)
- 粗粒度動的再構成可能デバイスのPE部テストのためのDFT(高信頼アルゴリズム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 粗粒度動的再構成可能デバイスのPE部テストのためのDFT(高信頼アルゴリズム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- D-10-6 シュミットトリガ回路を用いたソフトエラーマスクラッチ(D-10.ディペンダブルコンピューティング,一般講演)
- 計算機資源の提供・募集が可能な計算機クラスタ(安全性及び一般)
- 計算機資源の提供・募集が可能な計算機クラスタ
- Wormhole方式を基にしたバックトラック可能な耐故障スイッチング(ディペンダブルソフトウェアとネットワーク)
- D-10-12 ゲート内容量を考慮した遅延故障テスト
- SD-2-1 フォールトトレラントシステム研究会の活動と名称変更
- D-10-13 一時停止形デッドロック回復の性能評価
- D-10-10 マルチコンテキストFPGAのメモリ部の故障検出
- D-10-9 マルチコンテキストFPGAのコンテキスト選択部の故障検出
- D-10-8 プログラマブルユニットを用いるSOCの欠陥救済設計
- チェックポイント比較方式高信頼計算機クラスタ
- 決定論的遅延故障BISTの最適シード決定法
- 決定論的遅延故障BISTの最適シード決定法
- 決定論的遅延故障BISTの最適シード決定法
- PD-3-5 テストと欠陥回避設計
- 並列計算機のキャッシュ利用チェックポイント取得
- 並列グラフ簡約にもとづく関数プログラムの耐故障性
- D-10-5 相互結合網のトラヒック分散モデルの提案
- FTS2000-21 一般化階層型完全結合網の諸性質
- ブロックソート圧縮法に対する誤り回復手法(ホームネットワーク,符号)(データ工学,ディペンダビリティ,一般)
- SD-2-7 ディジタルシステム高信頼化のための誤り制御符号
- D-10-12 ユニバーサルデータ圧縮のための入れ子構造誤り制御符号化法の評価
- FTS2000-20 一般化階層型完全結合網のルーティングアルゴリズム
- 2ビット誤り訂正機能を有するバイト誤り制御符号
- Burst Error Recovery in VF Arithmetic Codes
- D-10-11 VF算術符号におけるバースト誤り回復手法
- 移動体環境における誤り回復方式の提案
- 階層型ハイパーキューブ網の耐故障ルーティングアルゴリズム
- 階層型ハイパキューブ相互結合網におけるルーティングアルゴリズム
- D-10-5 相互結合網における新しいデッドロック回復機構
- モバイルネットワーク環境における移動距離を考慮した誤り回復方式の提案
- 次数が一定な階層型完全結合網の提案
- 階層型完全結合キューブ網
- GAによるパストランジスタ論理回路のテストパターン生成
- A New Energy Function for Fault Tolerant Neural Networks
- ソフトエラー検出機能を有するBILBOレジスタ(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地)
- FPGAの配線領域に対する欠陥救済
- FPGAの配線領域に対する欠陥救済
- D-10-6 構成データのシフトによる欠陥救済容易なFPGA
- 分散移動システムのためのチェックポイント手法の提案
- 算術符号におけるバースト誤り回復手法
- 双方向復号可能なLZ77符号における誤り回復能力の評価
- 双方向復号可能なLZ77符号における誤り回復能力の評価
- 三値論理のパーシャルスキャンFF選択への適用
- 出力線付加による順序回路のUIO系列生成とテスト
- 出力線付加による順序回路のUIO系列生成とテスト
- D-10-7 確率的可制御性を用いたパーシャルスキャンFF選択
- バースト誤り位置指摘符号
- 誤り位置指摘符号の距離構造
- 3段階の保護レベルを有するバイト誤り保護符号
- 誤り位置指摘符号の距離構造
- バイト誤り訂正符号における並列復号法
- SEC-DED機能を有する最適なバイト誤り保護符号
- SEC-DED機能を有する最適なバイト誤り保護符号
- PPM圧縮データにおける誤り回復手法(ネットワーク環境でのディペンダビリティ)
- PPM圧縮法における文字列検索(インターネット環境でのデータ工学とディペンダビリティ)
- 分散ハッシュテーブルにおけるToken-based相互排他制御(DC-1ネットワーク,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- 分散ハッシュテーブルにおけるToken-based相互排他制御(DC-1ネットワーク,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- 多レベルセルフラッシュメモリのための1レベル誤り訂正符号(安全性及び一般)
- バースト誤り位置指摘符号の構成とその復号法(ホームネットワーク,符号)(データ工学,ディペンダビリティ,一般)
- バースト誤り位置指摘符号の構成とその復号法(ホームネットワーク,符号)(データ工学,ディペンダビリティ,一般)
- 一般化階層型完全結合網の諸性質
- 自律分散システム入門 : システムコンセプトから応用技術まで, 森欣司(著), 森北出版(2006-09), A5判, 定価(本体2,600円+税)
- 多値システムのための近傍値誤り制御符号(ネットワーク環境でのディペンダビリティ,及び一般)
- 長寿命フラッシュSSDのためのデータ移動アルゴリズム(ネットワーク環境でのディペンダビリティ,及び一般)
- 多レベルセルフラッシュメモリのための1レベル誤り訂正符号
- 部分的にバックトラック可能な耐故障Wormholeスイッチング(安全性及び一般)
- 2枚のFPGAボードとPCを使用したUAV搭載CP-SAR画像処理システム(リコンフィギャラブル応用,デザインガイア2011-VLSI設計の新しい大地-)
- スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- FPGAのためのC-テスト可能な設計の必要性
- 転置索引を用いた可逆圧縮データに対する誤り制御(安全性及び一般)