状態遷移図と組合せ回路部テストを利用した順序回路のテスト生成
スポンサーリンク
概要
- 論文の詳細を見る
本論文では, 順序回路の単一縮退故障に対して, テスト生成の複雑度が低く, 短いテスト系列を生成可能なテスト生成手法を提案する.提案手法は, ゲートレベルの順序回路の組合せ回路部に対して求めた活性化ベクタ集合を, 機能レベルの状態遷移図から求まる状態遷移を用いて, 局部最短に連結することで短いテスト系列を生成する.生成するテスト系列は単一テスト系列と呼ぶ部分系列によって構成した入力系列である.単一テスト系列は, 活性化ベクタとその状態へ制御する状態制御系列, 及び活性化ベクタ印加後の状態を確認するUIO(unique input/output)系列で構成する.連続する単一テスト系列の, 状態制御系列とUIO系列の長さの和が局部最短であるようにテスト系列を生成するので, 従来手法に比べて短いテスト系列を生成することができる.MCNCベンチマークを用いた評価実験により, 提案手法で生成したテスト系列は従来手法と比べて系列長が最大で28.8%短く, 故障検出率は平均で98%以上であることを示している.
- 社団法人電子情報通信学会の論文
- 2000-03-25
著者
関連論文
- 差分によるVLSI回路の遅延測定(ディペンダブルコンピューティング)
- 状態遷移図と組合せ回路部テストを利用した順序回路のテスト生成
- テスト容易化合成による順序回路UIO系列生成時間の短縮化
- 組合せ回路部テストと状態遷移を利用した順序回路のテスト生成
- 状態遷移を利用した順序回路のテスト生成法
- 差分によるVLSI回路の遅延測定
- 差分による遅延測定法の実行時間と面積の削減(遅延故障テスト,VLSI設計とテスト及び一般)
- ソフトエラー検出機能を有するBILBOレジスタ(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)
- ソフトエラー検出機能を有するBILBOレジスタ (VLSI設計技術)
- インターネット利用システムにおけるIntegrityの定量的評価(安全性及び一般)
- 幅の広いエラーパルス検出機能を有する耐ソフトエラーFF(ディペンダブルコンピューティングシステム及び一般)
- 耐ソフトエラーラッチの検出不可能な固定故障の影響(ディペンダブルコンピューティングシステム及び一般)
- 幅の広いエラーパルス検出機能を有する耐ソフトエラーFF(ディペンダブルコンピューティングシステム及び一般)
- 耐ソフトエラーラッチの検出不可能な固定故障の影響(ディペンダブルコンピューティングシステム及び一般)
- D-10-4 SEU/SET対策FFを用いた遅延故障テスト容易化スキャン構造(D-10. ディペンダブルコンピューティング,一般セッション)
- 二線式論理を用いたFPGAのソフトエラーに対するフォールトセキュア性(フォールトセキュア・セキュリティ・2線2相回路のテスト,VLSI設計とテスト及び一般)
- インターネット利用遠隔システムの信頼性評価法(安全性及び一般)
- 遅延故障テスト容易化FF方式の下での縮退故障テストデータ圧縮法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 遅延故障テスト容易化FF方式の下での縮退故障テストデータ圧縮法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 遅延故障テスト容易化FF方式の下での縮退故障テストデータ圧縮法(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 遅延故障テスト容易化耐ソフトエラーラッチの設計(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 遅延故障テスト容易化耐ソフトエラーラッチの設計(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 情報家電間の親和性・競合性に基づく連携動作支援手法(HIP一般(2),顔・ジェスチャの認識・理解)
- 情報家電間の親和性・競合性に基づく連携動作支援手法(HIP一般(2),顔・ジェスチャの認識・理解)
- 粗粒度動的再構成可能デバイスのPE部テストのためのDFT(高信頼アルゴリズム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 粗粒度動的再構成可能デバイスのPE部テストのためのDFT(高信頼アルゴリズム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- D-10-6 シュミットトリガ回路を用いたソフトエラーマスクラッチ(D-10.ディペンダブルコンピューティング,一般講演)
- 計算機資源の提供・募集が可能な計算機クラスタ(安全性及び一般)
- 計算機資源の提供・募集が可能な計算機クラスタ
- Wormhole方式を基にしたバックトラック可能な耐故障スイッチング(ディペンダブルソフトウェアとネットワーク)
- D-10-12 ゲート内容量を考慮した遅延故障テスト
- SD-2-1 フォールトトレラントシステム研究会の活動と名称変更
- D-10-13 一時停止形デッドロック回復の性能評価
- D-10-10 マルチコンテキストFPGAのメモリ部の故障検出
- D-10-9 マルチコンテキストFPGAのコンテキスト選択部の故障検出
- D-10-8 プログラマブルユニットを用いるSOCの欠陥救済設計
- チェックポイント比較方式高信頼計算機クラスタ
- 決定論的遅延故障BISTの最適シード決定法
- 決定論的遅延故障BISTの最適シード決定法
- 決定論的遅延故障BISTの最適シード決定法
- PD-3-5 テストと欠陥回避設計
- 並列計算機のキャッシュ利用チェックポイント取得
- 並列グラフ簡約にもとづく関数プログラムの耐故障性
- D-10-5 相互結合網のトラヒック分散モデルの提案
- FTS2000-21 一般化階層型完全結合網の諸性質
- FTS2000-20 一般化階層型完全結合網のルーティングアルゴリズム
- 階層型ニューラルネットワークの符号利用によるフォールトトレラント構成
- 移動体環境における誤り回復方式の提案
- 階層型ハイパーキューブ網の耐故障ルーティングアルゴリズム
- 階層型ハイパキューブ相互結合網におけるルーティングアルゴリズム
- D-10-5 相互結合網における新しいデッドロック回復機構
- モバイルネットワーク環境における移動距離を考慮した誤り回復方式の提案
- ハイパキューブの耐故障経路選択算法の耐リンク故障への拡張
- D-10-12 モバイル環境における移動距離に基づく誤り回復方式
- D-6-12 HHC網におけるルーティングアルゴリズムの改良
- モバイルネットワーク環境における誤り回復方式の提案
- マルチプロセッサ型計算機における新しいチェックポイント方式
- ハイパキューブの耐故障経路選択算法の評価
- 次数が一定な階層型完全結合網の提案
- 全到達可能性によるハイパキューブの耐故障経路選択算法
- 階層型完全結合キューブ網
- ハイパキューブ結合網の耐故障経路選択算法
- VLSIにおける全数入力テストのための検査点挿入算法
- GAによるパストランジスタ論理回路のテストパターン生成
- フォートトレラント階層型ニュラルネットワークの動的構成
- 階層型ニューラルネットワークのフォールトトレラント学習
- ハイパキューブにおける耐故障経路選択算法
- SIMD型計算機における新しいチェックポイント方式
- 収束可制御性を用いたパーシャルスキャン FF の選択手法
- A New Energy Function for Fault Tolerant Neural Networks
- ソフトエラー検出機能を有するBILBOレジスタ(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地)
- 2-シャノン展開を用いた遅延故障のロバストテスト可能な組合せ論理回路の合成
- ボルツマンマシンにおけるニューロン内部故障の影響
- FPGAの配線領域に対する欠陥救済
- FPGAの配線領域に対する欠陥救済
- D-10-6 構成データのシフトによる欠陥救済容易なFPGA
- 分散移動システムのためのチェックポイント手法の提案
- 組合せ回路部テストと状態遷移を利用した順序回路のテスト生成
- 三値論理のパーシャルスキャンFF選択への適用
- 出力線付加による順序回路のUIO系列生成とテスト
- 出力線付加による順序回路のUIO系列生成とテスト
- D-10-7 確率的可制御性を用いたパーシャルスキャンFF選択
- D-10-2 ランダム入力による到達可能状態探索とスキャンFF選択
- 到達可能状態を考慮したパーシャルスキャンFF選択手法
- 到達可能状態を考慮したパーシャルスキャンFF選択手法
- 到達可能状態を考慮したパーシャルスキャンFF選択手法
- 到達可能状態計算のための順序回路の確率的モデル
- 有効テストパターン数によるパーシャルスキャンFFの選択手法の評価
- TRAINING METHOD FOR FAULT TOLERANT FEEDFORWARF NEURAL NETWORK
- パストランジスタ回路の開放故障検出テスト
- パーシャルスキャン化順序回路の内部状態到達率
- ボルツマンマシンにおける各種故障の影響
- 遺伝的アルゴリズム並列処理のフォールトトレランス評価
- マルチプロセッサによる遺伝的アルゴリズム処理のフォールトトレランス実験
- 全数入力パリティ検査による論理回路の組込み自己テスト
- 一般化階層型完全結合網の諸性質
- 2枚のFPGAボードとPCを使用したUAV搭載CP-SAR画像処理システム(リコンフィギャラブル応用,デザインガイア2011-VLSI設計の新しい大地-)
- スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法(テスト設計1,デザインガイア2011-VLSI設計の新しい大地-)
- FPGAのためのC-テスト可能な設計の必要性