FPGAを用いたナノ秒オーダ画像認識ハードウェア
スポンサーリンク
概要
- 論文の詳細を見る
大量な画像データに対する高速な認識処理は, 産業の様々な分野で要求されている.我々は, 画像認識処理に内在している並列処理可能性に着目し, FPGA(Field Programmable Gate Array)の書換え可能性を利用した細粒度高並列な専用付加ハードウェアにより, 高速認識処理を実現しようと考えた.このために本論文では, 統計的パターン認識手法の一つであるParzen Window法をハードウェア化のために拡張することを提案する.この提案手法により, 画像パターンデータから直接パターン認識回路を生成することができる.これにより, サンプルパターン数と同数の並列度を有する専用回路が, 複雑な演算器等を使用せずに構成できる.したがって, 高速なパターン認識処理を小規模なハードウェアで実現できる.パターンデータを直接回路化することは, 対象問題ごとに異なる集積回路(1問題1品種)を最適設計することである.これは, 従来の方法, すなわちフォトマスクベースの集積回路(汎用1品種)を作成し問題の個別性にはソフトウェアで対応する方法とは根本的に異なる.このような個別対応の専用ハードウェアは, FPGAを利用することで実現できる.本論文では提案ハードウェアを試作し, 顔画像認識を題材に本方式の有効性を評価する.具体的には, 実験結果をニューロコンピュータや超並列計算機を用いた従来技術と比較し, 認識精度, 動作速度(認識処理時間), 回路規模の観点から評価する.その結果, 認識精度は従来手法とほぼ同程度(ベンチマークデータで95.8%)であったが, パーソナルコンピュータより2, 000倍以上高速で, 更に, ニューロコンピュータや超並列計算機より55〜125倍高速なナノ秒オーダの認識処理が可能なハードウェアを1ボードで実現することができた.
- 社団法人電子情報通信学会の論文
- 2001-10-01
著者
-
安永 守利
筑波大学大学院システム情報工学研究科
-
安永 守利
筑波大学システム情報工学研究科
-
安永 守利
筑波大学電子・情報工学系
-
安永 守利
日立中央研究所
-
吉原 郁夫
宮崎大学工学部
-
高見 知親
(株)日立製作所エンタープライズサーバ事業部
関連論文
- 計算機処理速度向上を目的としたプリント基板配線設計法と検証実験
- CBE^を用いた大規模流体計算の高速化(性能評価,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- Cell Broadband Engine^を用いた高速計算の可能性(プロセッサ応用技術,わくわくする先端的コンピュータシステム技術と一般)
- Cell Broadband Engine^による格子ガスオートマトンの実装(プロセッサ応用技術,わくわくする先端的コンピュータシステム技術と一般)
- 書き換え可能性を利用した耐故障性の改善について(アーキテクチャ,SWoPP2006)
- 書き換え可能ハードウェアを用いた耐故障性能向上手法の研究(高信頼化技術・設計技術)
- 目の不自由な人の歩行介助技術学習ソフト
- GPを用いたバイオマーカ発現量からの機能性食品の生理活性値推定
- 自律故障補償可能なハードウェアニューロンのバックワードパス演算部の設計
- 高速パターン認識システムのための動的な再構成手法の評価と比較(リコンフィギャラブル応用)
- 3L-5 セグメント分割伝送線を用いた任意信号の品質向上(論理・物理設計技術,学生セッション,アーキテクチャ)
- セグメント分割伝送線の波形整形能力の評価 (集積回路)
- セグメント分割伝送線の波形整形能力の評価 (電子部品・材料)
- 動的部分再構成を用いた高速パターン認識ハードウェア : 顔画像認識を対象としたプロトタイプシステムの構築(リコンフィギャラブル応用,デザインガイア2008-VLSI設計の新しい大地)
- 部分回路再構成を利用した耐故障性向上アーキテクチャの提案とその実装(応用1)
- 1H-3 Self-Organizing Mapによる外観検査システムの開発(画像・制御の情報システムへの応用,一般セッション,コンピュータと人間社会)
- 2P-6 無線で遠隔再構成が可能なワンチップFPGAの設計(設計自動化,学生セッション,アーキテクチャ)
- 2A-4 Cell B.E.クラスタを用いた格子ガスオートマトンの実装(HPCと仮想化技術,一般セッション,アーキテクチャ)
- 1A-5 セグメント分割伝送線を用いたシグナルインテグリティ向上の実験検証(アーキテクチャとデザイン,一般セッション,アーキテクチャ)
- 1A-4 部分再構成を利用した耐故障性向上アーキテクチャの提案(アーキテクチャとデザイン,一般セッション,アーキテクチャ)
- FPGAを用いた2眼追尾カメラシステム(リコンフィギャラブル応用II)
- ニューロハードを用いた2眼拡大追尾カメラシステム(応用システム, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- インターコネクトを対象としたFPGAの高速・低消費電力化の検討(高速化手法, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- FPGAの動的部分再構成を利用した進化型高速パターン認識ハードウェア
- セグメント分割伝送線の実証実験 : プリント基板上分岐配線を対象として
- 9. ニューロ LSI の現状と将来 (<連載> 様々な角度から見たニューラルネットワークの将来像)
- ニューラルネットワーク集積回路の自律的な欠陥救済能力
- 1000ニューロン100万シナプスで構成されたニューラルネットワークハードウェアシステム
- ディジタルニューロチップの開発
- 画素並列法によるレイトレーシングの高速化
- データを直接回路化したパターン認識装置の消費電力評価 (リコンフィギャラブルシステム)
- D-10-23 進化型ハードウェアの耐故障性能の検討
- 遺伝的アルゴリズムを用いた画像中の顔検出とその進化ハード上への実装
- 進化手法とデータの直接回路化を用いたパターン認識用LSI
- 並列DPマッチングによる大域アラインメントの高速化
- 摂動を加えることによるリン・カーニハン法による解の改良法
- 情報エントロピーを用いた生物進化の解析法
- 自律故障補償可能なニューロンのフォワード・パス部の設計とFPGA上への実装
- GMDHによるタンパク質発現量からの食品生理活性値の推定
- リン・カーニハン法によるTSP求解の高速化
- ニューラルネットワークによる生理活性値推定支援システムの開発
- BPA-PR法による階層型ニューラルネットワークの故障補償能力の向上
- 重回帰分析によるバイオマーカ発現量からの生理活性値推定
- D-1-2 摂動法を併用したTSPの準最適解生成法(D-1. コンピュテーション,一般セッション)
- 揺らぎを含むタンパク質発現量からのニューラルネットワークによる食品の生理活性値の推定
- 分割統治による Support Vector Machine の学習の高速化
- 先行実行を利用したグリッド環境向けジョブスケジューリング法
- 確率的ニューラルネットワーク計算の並列高速化アーキテクチャとその画像認識システムへの適用
- タイルフォールトトレラントの提案と検証(高信頼プロセッサ, SWOPP武雄2005(2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- FPGAの動的部分再構成を利用した進化型高速パターン認識ハードウェア(計算機システム)
- ウェーハスケール集積回路による遺伝的アルゴリズムのハードウェア化 : WSIのLDA(Leaving Defects Alone)アプローチ
- セグメント分割伝送線の波形整形能力の評価(EMC回路設計とシステムLSIの実装設計)
- セグメント分割伝送線の波形整形能力の評価(EMC回路設計とシステムLSIの実装設計)
- CBE^を用いた大規模流体計算の高速化(性能評価,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 伝送線上のアイパターンを改善する技術の提案と実測評価
- 動的部分再構成を利用したオンチップパターン認識システムの開発(リコンフィギャラブル応用1)
- プリント基板上GHz級信号伝送のための波形整形法の提案
- 1/fゆらぎによる生物進化の解析
- ゲノム解析に用いるDPマッチングの分割統治法による高速化
- GAによるセグメント分割配線構造のセグメント長と線幅の最適化
- DPマッチングによるゲノムに内在する特徴パターン抽出の高速化
- セグメント分割伝送線とその設計手法 : VLSI実装基板のための高品質信号配線の提案(コンピュータ構成要素)
- 遺伝的アルゴリズムを用いた超高速信号の信号品質向上手法(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- セグメント分割配線によるギガヘルツ信号伝送の高品質化(信号解析,アルゴリズム,回路設計)
- セグメント分割配線によるギガヘルツ信号伝送の高品質化(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セグメント分割配線によるギガヘルツ信号伝送の高品質化(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セグメント分割配線によるギガヘルツ信号伝送の高品質化(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セグメント分割配線によるギガヘルツ信号伝送の高品質化
- 1/fゆらぎを用いた細胞性粘菌の特徴抽出
- パターン認識用進化型ハードウェアシステムの開発 : ソナースペクトル信号認識を対象として(アルゴリズム)
- 2-214 DNA 塩基配列からのエクソン領域の抽出法 : マルチモーダルニューラルネットワークの開発
- FPGAを用いたナノ秒オーダ画像認識ハードウェア
- 進化ハードウェアを用いた遺伝情報規則推論システムの基本性能評価
- 進化的手法に基づく再構成可能な推論ハードウェア
- データを直接回路化したパターン認識装置の消費電力評価(デザインガイア2010 : VLSI設計の新しい大地)
- 高信頼ディジタル信号伝送技術 : 高速バス配線を対象として(システムアーキテクチャ2,デザインガイア2010-VLSI設計の新しい大地-)
- セグメント分割伝送線の波形整形能力の評価 : インダクタンスを含む伝送系について(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地-)
- セグメント分割伝送線の波形整形能力の評価 : インダクタンスを含む伝送系について(電源雑音・伝送線路,デザインガイア2010-VLSI設計の新しい大地)
- 遺伝的アルゴリズムを併用したニューラルネットワークの並列学習 : 超並列計算機CP-PACSへの実装と評価
- 超並列計算機CP-PACSによるニューラルネットワーク計算の高速化
- 画像処理 動的部分再構成と進化計算を利用した高速パターン認識ハードウェア
- 自己組織化マップハードウェアのフォールトトレランス評価
- ウェーハスケールFPGAにおける欠陥回避と基本ブロック再配置と最適化手法
- プロセッサ設計手法の現状と今後 : 高性能化を実現する設計フローとCADシステム(計算機システム)
- リモートからのLUT書き換えによる動的部分再構成の基礎検討(設計フレームワーク)
- データを直接回路化したパターン認識装置の性能比較評価(アプリケーション)
- 大規模TSP向けハイブリッドGAの交叉法の改善
- C-12-15 反射波の重ね合わせによる超高速デジタル信号のシグナルインテグリティ改善技術(C-12.集積回路,一般セッション)
- FPGAを用いて事例データを直接回路化したパターン認識用集積回路
- FPGAを用いて事例データを直接回路化したパターン認識用集積回路
- FPGAを用いて事例データを直接回路化したパターン認識用集積回路
- セグメント分割伝送線を用いたPCB分岐配線上の高速信号波形整形(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- セグメント分割伝送線を用いたPCB分岐配線上の高速信号波形整形(異種デバイス集積化/高密度実装技術,デザインガイア2011-VLSI設計の新しい大地-)
- プラスチック部品の不良品判別の自動化法
- インピーダンス・リコンフィギュレーションによる超高速信号の信号品質改善の提案(ネットワーク応用,FPGA応用及び一般)
- インピーダンス・リコンフィギュレーションによる超高速信号の信号品質改善の提案(ネットワーク応用,FPGA応用及び一般)
- インピーダンス・リコンフィギュレーションによる超高速信号の信号品質改善の提案(ネットワーク応用,FPGA応用及び一般)
- 超並列計算機を用いた人工ニューラルネットワーク計算とその応用
- 超並列計算機CP-PACSを用いた並列自己組織化マップによる顔認証システム
- WSIを用いた自己組織化マップのフォールトトレランス