多重ループステージングにおける通信遅延隠蔽技法
スポンサーリンク
概要
- 論文の詳細を見る
ステージングは、共有メモリ型並列計算機のためのコンパイラにおけるループ並列化技法である。これはループ本体を構成する命令を複数の実行段階に分割し、それらのパイプライン実行によって高速化を果たす方式であり、これにより従来のループイタレーションをタスクとする方式では並列性を引き出すことが困難であったDOACROSS型ループを高速実行させることが可能になる。本稿では、ステージングを用いた並列実行における、通信と計算のオーバラップの効果について説明し、そのためのループ変換アルゴリズムについて述べ、その評価を行なう。
- 1996-08-27
著者
関連論文
- マルチエージェントシステムにおけるメタデータを用いた協調プロトコル合成手法(モデル/理論,ソフトウェアエージェントとその応用論文)
- ECUソフトウェアのシミュレーション実行時における状態方程式の遷移解析手法 (ディペンダブルコンピューティング)
- ECUソフトウェアのシミュレーション実行時における状態方程式の遷移解析手法 (コンピュータシステム)
- Web画像に対する代替記述の適切性の評価手法(聴覚と福祉情報工学・一般)
- アスペクト指向技術の適用によるドメインフレームワークのモジュール性向上(オブジェクト指向とWeb技術)
- アスペクト指向の導入によるフレームワークの理解容易性の向上(組込みソフトウェア工学及び一般)
- アスペクト指向の導入によるフレームワークの理解容易性の向上
- ループパーティショニングを用いたショートベクトル化技法
- ユーザ要求に対するパッケージソフトウェアの適合度導出手法
- 1Y-6 JavaFX Scriptによる動的コンテンツのアクセシビリティ向上手法(ユーザインタフェース,学生セッション,インタフェース)
- 1M-1 操作履歴を利用したユーザビリティ評価手法(ソフトウェア実装,学生セッション,ソフトウェア科学・工学)
- 適応エージェントのためのユビキタスコンピューティングミドルウェア(エージェント)
- 6Q-7 要求仕様とモデルの共通性・可変性分析によるソフトウェアプロダクトライン構築(要求定義,MDA,プロダクトライン,学生セッション,ソフトウェア科学・工学)
- 6N-4 レジスタ干渉グラフの分割による高速化手法に関する研究(数値計算とコンパイラ技術,学生セッション,アーキテクチャ)
- D-3-10 ガイドラインに則したGUIレイアウトの自動調整手法(D-3. ソフトウェアサイエンス,一般セッション)
- A-19-2 Webサイトの画像に対する代替テキスト記述の評価手法(A-19. 福祉情報工学,一般セッション)
- MDA体系に沿ったGUIモデル変換手法
- 非再試行型レジスタ割付けとその評価
- B-029 MDAモデル変換によるGUIプロトタイプ生成手法(B分野:ソフトウェア)
- 生存区間分割時に発生する偽干渉を避けるための同時コピー中間コードの利用(ARC-6 : ソフトウェア最適化,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 開発情報からのチュートリアルシステム自動生成手法とその評価(推薦論文・FOSE2005)
- ログ解析による操作学習支援システム自動生成
- MANETにおける省資源性を考慮した位置依存情報収集手法(ネットワーク)
- 文書間類似度によるソフトウェアパターン間関連分析と複合関連の導出
- モデル検査によるステートチャートとシーケンスチャートの整合性検証(「さまざまな分野の形式的検証最前線」及びAI一般)
- 分岐の相関を利用した効率的なパスプロファイリング
- 計算機資源を考慮したパイプライン並列性抽出手法
- 並列トランザクショナルアプリケーションのためのプログラミングフレームワーク
- 多重ループにおける最適ループ展開数算定技法
- 数値演算ループの多次元展開技法
- 浮動小数点演算の正確さに関する投機を用いたJavaの数値計算の高速化
- Java GUIプログラムに対するアクセシビリティチェック(ヒューマンコミュニケーショングループ(HCG)シンポジウム)
- 音階表現によるグラフ形状の理解支援(ヒューマンコミュニケーショングループ(HCG)シンポジウム)
- 大学構内モバイル環境実現における履歴収集機能拡張
- 4X-3 大学構内におけるモバイル環境実現の経験とその評価(学校・教室システム,一般講演,コンピュータと人間社会)
- 第1回アジア太平洋ソフトウェア工学国際会議(APSEC'94)報告
- JavaFX Scriptで記述されたRIAのアクセシビリティ向上支援
- マルチコア・システムにおける SAP Java アプリケーション・サーバのスケーラビリティ性能比較
- 並列コピーの導入による生存区間分割手法の性能向上
- Javaにおける例外処理の実行時情報を利用した最適化
- コンパイル速度の向上を目的とした非反復型レジスタ割付け手法
- 頻出メソッド管理テーブルを用いたinvokeinterface命令の実行高速化手法
- ECUソフトウェアのシミュレーション実行時における状態方程式の遷移解析手法
- ECUソフトウェアのシミュレーション実行時における状態方程式の遷移解析手法
- ECUソフトウェアのシミュレーション実行時における状態方程式の遷移解析手法
- ECUソフトウェアのシミュレーション実行時における状態方程式の遷移解析手法
- SIMD命令を用いるUTF-8文字列デコード処理の高速化
- 多重ループにおける最適ループ展開数算定技法
- 再現コンパイル手法を用いたJava JITコンパイラの問題判別
- PowerPCプロセッサの特性を考慮した高速Javaバイトコードインタプリタの構成法
- VMX命令セットを用いる高速なソートアルゴリズム(数値アルゴリズム)
- プログラムの信頼性向上を目的とした補助スレッドの効率的利用(ジョブスケジューリング, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- プログラムの信頼性向上を目的とした補助スレッドの効率的利用(ジョブスケジューリング, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- プログラムの信頼性向上を目的とした補助スレッドの効率的利用
- レジスタ生存グラフを用いたレジスタ割付けへのプロセッサ並列度の考慮
- B-001 補助スレッドによるソフトウェアの信頼性向上(B.ソフトウェア)
- 領域分割レジスタ生存グラフを用いたレジスタ割付けへの動的計画法の適用
- C-13 レジスタの有効利用を考慮した部分冗長性除去(計算機アーキテクチャと最適化,C.アーキテクチャ・ハードウェア)
- レジスタ生存グラフを用いたレジスタ割付け及びコードスケジューリング技法
- 実行時命令再構成機構を用いた投機的例外復旧手法(21世紀のコンピュータセキュリティ技術)
- ループパーティショニングを用いたショートベクトル化技法
- 制御依存の緩和を考慮した並列性抽出手法
- SILSを対象としたMCUペリフェラルプログラムの自動コード生成
- SILSを対象としたMCUペリフェラルプログラムの自動コード生成
- SILSを対象としたMCUペリフェラルプログラムの自動コード生成
- SILSを対象としたMCUペリフェラルプログラムの自動コード生成
- SILSを対象としたMCUペリフェラルプログラムの自動コード生成 (コンピュータシステム)
- 静的プロファイルを用いたファイル・プリフェッチ手法の提案
- コード書換えによる動的メソッド呼び出しの直接Devirtualization
- Javaプログラムにおいて例外による順序制約を投機的命令移動を用いて除去する方法
- 3. SP2のためのHPFコンパイラにおける最適化技術 (>特集
- シリーズパラレル型レジスタ生存グラフを用いたレジスタ割付け技法とその評価
- 2000-ARC-139-6 シリーズパラレル型レジスタ生存グラフを用いたレジスタ割付けへの動的計画法の適用
- レジスタ生存グラフを用いたレジスタ割付け手法の改善
- 動的コンパイラにおける実行時経路情報の構造的収集手法の提案
- 大域的なコード移動を使った複数式の実行コスト削減法
- Java言語に対する投機的なメモリアクセスの最適化手法
- 命令レベル並列アーキテクチャのためのループアンローリングおよびソフトウェアパイプライニング適用技法
- 拡張VLIWプロセッサGIFTの命令供給機構
- 拡張 VLIW プロセッサ GIFT における命令レベル並列処理機構
- 条件分岐の効率的実行を可能とする細粒度並列アーキテクチャ
- 拡張PDGを利用した最適ループ展開数算定法
- マルチプロセッサシステムにおけるリダクションオペレーション
- バイトコードパターンマッチングを用いたJavaインタプリタの高速化
- ソフトウェアを援用した投機的例外処理機構の実現と評価
- データ依存不確定ループの最内ループ並列化
- 2D-1 ガード付きPDGを用いた命令レベル並列アーキテクチャのための最適化コンパイラの実現
- プレディケート付き依存グラフを用いたバージョニング手法
- 拡張VLIWプロセッサGIFTにおけるブランチハンドリング機構
- ソフトウェアによる投機的例外処理の実現
- 命令レベル並列アーキテクチャのためのコードスケジューラおよびレジスタアロケータの協調技法
- レジスタ生存グラフを用いたレジスタ割付け技法
- 拡張VLIWプロセッサGIFTにおける投機的実行支援機構
- 多重ループステージングにおける通信遅延隠蔽技法
- 命令レベル並列アーキテクチャのための大域的コードスケジューリング技法
- 共有メモリ型並列計算機における多重ループステージングによるパイプライン実行
- コードスケジューリングとレジスタ割付けの協調による最適化
- ショートベクトルプロセッサ向けループ並列化技法
- ショートベクトルプロセッサ向けループ並列化技法
- 実行環境が異なる2つのコード間の遷移を行う際の効果的な最適化手法