トレース・マッピング法によるデータ・パス・アーキテクチャの性能評価方式

概要

論文の詳細を見る
特定の応用分野を指向した専用計算機のようなプログラム内蔵型処理装置の設計・開発において,その初期段階からハードウェアとその上で実行するソフトウェアの両機能を含めた全体機能の性能を評価する手法の確立が望まれている本論文ではそのような性能評価を行う手法として「トレース・マッピング法」を提案する.この手法は,設計対象ハードウェアのブロック図レベルの概略データ・パスと,高級言語プログラムとして記述したアルゴリズムを入力として用いる.この2つのデータをもとに,与えられたデータ・パス上で与えられたアルゴリズムを最も高速に実行するのに必要な実行時間やその時のデータ・パス上の各モジュールの使用率を予測性能データこして出力する.このような性能を予測するたあに本方式はまず与えられたアルゴリズムを解釈実行し,その実行に必要な基本演算の系列を取り出す.取り出した基本演算の系列を,それを実行することが可能なデータ・パス上のモジュールに対応させることによって,そのデータ・パス上でのアルゴリズムの実行をシミュレートする.本方式は,設計・開発の初期段階であっても簡単に準備できるデータをもとに定量的な性能評価データを得ることを可能にする.本論文では,トレース・マッピング法の実現性を検証するために開発した性能評価実験システムについても述べる.
一般社団法人情報処理学会の論文
1991-05-15

トレース・マッピング法によるデータ・パス・アーキテクチャの性能評価方式

スポンサーリンク

概要

著者

関連論文

スポンサーリンク