情報処理技術における「仮想」

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会の論文
• 1992-07-25

著者

• 柴山 潔

  京都工芸繊維大学大学院工芸科学研究科

関連論文

• 2000-ARC-139-27 ループの並列投機実行におけるデータ値予測の予備的評価
• ヴェイユペアリングを用いた署名者の関連付けが可能なグループ署名方式
• リンク可能なグループ署名に関する考察
• ペアリングを用いたグループ署名に関する二,三の考察
• 分散メモリ型並列計算機上の並列記号処理システム
• 分散メモリ型並列計算機上の並列記号処理システム
• 連結リスト構造を対象としたデータプリロード方式の評価
• 2000-ARC-139-12 線形リストを対象としたデータプリロード方式の評価
• 再帰的データ構造を対象としたループの並列投機実行方式
• 並列処理によるMPEGエンコーダの高速化
• ユニバーサル・ホスト計算機QA-2の高機能順序制御方式
• ユニバーサル・ホスト計算機QA-2による逐次型Prologマシンのエミュレーション
• RC-005 スレッドレベル並列化のためのスレッド間依存関係の分類(C分野:ハードウェア・アーキテクチャ,査読付き論文)
• 論理型言語向き並列計算機KPRにおけるFGHCの処理方式について
• 論理型プログラミング言語向き並列計算機KPRの並列処理方式
• MIMD型並列計算機システムを指向したメッセージフロー型並列計算モデル
• 並列処理の実験支援システムCOOP/VM
• 並列プログラミングの実験支援システムCOOP/VM
• スタックスマッシング攻撃の正確な検出方式とその性能制約条件(高性能コンピュータシステム,デザインガイア2009-VLSI設計の新しい大地-)
• 4A-5 バッファオーバフロー検知用付加プロセッサの概要(省電力と高信頼技術,一般セッション,アーキテクチャ)
• 境界データ同期型領域分割法を用いたPCクラスタ並列処理のための通信ライブラリの設計と評価
• 境界データ同期型領域分割法を用いたPCクラスタ並列処理のための通信ライブラリの設計と評価
• C-014 データベース参照のスケジューリングによる電子商取引サイトの最適化(C分野:ハードウェア・アーキテクチャ,一般論文)
• RC-006 マシン命令レベルでのプログラム実行モニタリングによる手続き呼び出し関係の正確な検知方式(C分野:ハードウェア・アーキテクチャ,査読付き論文)
• ネットワーク認証のための放送範囲可変型イーサネットスイッチ
• 境界データ同期型領域分割法を用いたPCクラスタ並列処理のための通信ライブラリの設計と評価
• 超並列計算機のための負荷変化加速度を用いた負荷量予測型動的負荷分散方式の性能評価
• 超並列計算機向き負荷量予測型動的負荷分散方式の改良
• 超並列計算機のための負荷変化速度を考慮した動的負荷分散方式
• 時間的負荷変化量を考慮した超並列計算機向き動的負荷分散方式
• 多重階層化負荷管理方式による超並列計算機向き動的負荷分散
• 多重階層化負荷管理方式による超並列計算機向き動的負荷分散
• トレース・マッピング法によるデータ・パス・アーキテクチャの性能評価方式
• 論理型言語向き並列計算機KPRのプロセス管理方式
• 低レベル並列処理計算機のためのマイクロプログラム最適化方式
• ハードウェア機能の性能評価システムの開発
• 3次元形状モデリングにおける立体集合演算の並列処理方式
• 論理型言語向き並列計算機KPRのストリーム並列処理方式
• KPRのORリダクション・プロセッサ(ORP)における単一化処理
• 論理型言語向き並列計算機KPRのプロセス管理方式
• 並列オブジェクト指向システムにおけるオブジェクト管理方式
• 並列オブジェクト指向システムにおけるオブジェクト管理方式
• Joseph A. Fisher : Very Long Instruction Word Architectures and The ELI-512(20世紀の名著名論)
• 超並列計算機の要素プロセッサ向きメッセージ駆動スレッドアーキテクチャ
• 分散型プロダクションシステムの並列実行方式
• マルチレッドプロセッサおよび1チップマルチプロセッサのための命令キャッシュ構成・命令フェッチ方式の性能比較
• 特集「並列処理」の編集にあたって (並列処理)
• 論理型言語向き並列マシンKPRのANDリダクション・ユニット
• 論理型言語向き並列マシンKPRのORリダクション・ユニット
• 並列処理用C++クラスライブラリーの設計
• 分散メモリ型並列計算機向き階層化スレッドスケジューリング方式
• 並列処理による重力多体問題の解法の高速化
• メッセージ駆動スレッド方式による要素プロセッサアーキテクチャMDT-1
• 超並列計算機向き相互結合網 HXB/b-HCの提案
• 超並列処理に関する実験支援システムの構築
• 教育/研究用仮想超並列処理環境の構想
• ユニバーサル・ホスト計算機QA-2の低レベル並列処理方式
• マイクロプログラム制御計算機QA-2のシステム管理プロセッサ
• 並列処理用C++クラスライブラリの設計
• 並列計算機システムの向きOSのスケジューラへのGAの適用
• 並列計算機システム向きOSのスケジューラへのGAの適用
• コンピュータサイエンス教育を科学する(情報技術の新時代に向けて)
• 大学の理工系学部情報系学科のためのコンピュータサイエンス教育カリキュラムJ97
• 情報処理技術における「仮想」
• 4. マイクロプログラム技術の応用 4.1 プログラミング言語処理におけるマイクロプログラム技術 (<特集>マイクロプログラム技術)
• 3. アーキテクチャ 3.2 記号処理マシン (並列処理マシン)
• 大学における計算機アーキテクチャの教育方法に関する考察
• C-002 基本ブロック単位の命令実行パス予測方式(コンピュータシステム技術,C分野:ハードウェア・アーキテクチャ)
• RL-001 IPv6環境におけるネットワーク認証のためのマルチキャストフィルタリングイーサネットスイッチ(通信制御,L分野:ネットワーク・セキュリティ)
• RC-001 スレッドレベル並列投機実行のためのメモリリネーミング機構(コンピュータシステム技術,C分野:ハードウェア・アーキテクチャ)
• C-003 スレッドレベル並列化のためのメモリリネーミング(計算機アーキテクチャと並列処理,C分野:ハードウェア・アーキテクチャ)
• C-001 動的可換性解析によるスレッドレベル並列投機実行方式(コンピュータシステム技術,C分野:ハードウェア・アーキテクチャ)

もっと見る 閉じる

スポンサーリンク