ディジタル無線通信用ベースバンド処理部における低消費エネルギー化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では,ディジタル無線通信用ベースバンド処理部の低消費エネルギー化設計技術を提案する.ユーザから要求される実効スループットやユーザの利用する通信環境に合わせて適応的にデータ転送レートやダイナミックレンジの制御を行うことにより低消費エネルギー化を目指す.まずは,ノイズやマルチパス現象といった通信環境の現在の様子が十分にプロファイル出来ており,また,通信環境の変動は無視できるという仮定のもとに,要求される実効スループットに関する条件を満たす範囲内で消費エネルギーを最小化する問題を定義する.次に,ユーザから要求される実効スループット,および,通信環境が変動する場合について考察を行う.
- 一般社団法人情報処理学会の論文
- 2004-12-01
著者
-
安浦 寛人
九州大学システムLSI研究センター
-
室山 真徳
九州大学システムLSI研究センター
-
樽見 幸祐
九州大学大学院 システム情報科学府
-
真島 優輔
九州大学大学院システム情報科学府情報工学専攻
-
室山 真徳
九州大学大学院システム情報科学府情報工学専攻
関連論文
- 1.非接触ICカード技術の概観と展望(非接触ICカード技術とその展開)
- 3-3 自動認識におけるプライバシーと個人情報保護技術(3.センサネットワークシステム,センサネットワーク)
- RFID情報システムにおけるシステムレベルでの信頼性向上(情報融合)
- RFIDを用いた情報システムにおけるシステムレベルでの信頼性向上(セッション2 : IDタグ)(議題 : ユビキタスコンピューティング,情報家電,スマート情報環境,都市の情報インフラ設計,他)
- 信頼性向上のためのRFID情報システムモデル(ユーザ認証/IDタグ)
- [招待論文]RFIDを用いたデジタルネーミング社会とそのセキュリティ技術(信号処理,LSI,及び一般)
- [招待論文]RFIDを用いたデジタルネーミング社会とそのセキュリティ技術(信号処理, LSI, 及び一般)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 90nmCMOS回路における遅延および電力ばらつきの実測と解析(演算回路・ばらつきの測定,システム設計及び一般)
- AS-2-5 90nm CMOS回路における遅延及び電力ばらつきの実測(AS-2. ASPLA 90nmを用いたVLSIの研究開発,シンポジウム)
- Analysis of effects of input arrival time variations on on-chip bus power consumption (VLSI設計技術)
- Analysis of effects of input arrival time variations on on-chip bus power consumption (システムLSI設計技術)
- [招待論文]RFIDを用いたデジタルネーミング社会とそのセキュリティ技術(信号処理, LSI, 及び一般)
- シリコンシーベルト福岡のシステムLSI設計人材育成 : 社会人教育
- 部分IDの一意性を考慮したID集合生成に関する問題 (計算機科学基礎理論とその応用)
- 短絡除去可能な順序なし二分木における最小被覆木問題に対する一考察 (計算機科学基礎理論の新展開)
- RijndaelのLSI実装における低消費電力化手法の提案
- RijndaelのLSI実験における低消費電力化手法の提案
- 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 90nmCMOS回路における遅延および電力ばらつきの実測と解析(演算回路・ばらつきの測定,システム設計及び一般)
- 入力信号遷移の振舞いを考慮した階層的低消費電力VLSI設計手法(研究会推薦博士論文速報)
- 通信品質を考慮したディジタル無線通信システムの低消費エネルギー化の検討(デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 通信品質を考慮したディジタル無線通信システムの低消費エネルギー化の検討
- 通信品質を考慮したディジタル無線通信システムの消費エネルギー解析 (通信と合成手法)
- CMOSプロセスにおけるゲート遅延ばらつき測定回路の提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- CMOSプロセスにおけるゲート遅延ばらつき測定回路の提案(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ディジタル無線通信用ベースバンド処理部における低消費エネルギー化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- ディジタル無線通信用ベースバンド処理部における低消費エネルギー化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ディジタル無線通信用ベースバンド処理部における低消費エネルギー化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ディジタル無線通信用ベースバンド処理部における低消費エネルギー化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- アクティブビットを考慮した低電力データパス設計手法
- アクティブビットを考慮した低電力データパス設計手法
- アクティブビットを考慮したバスの低電力化手法
- アクティブビットを考慮したバスの低電力化手法
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 負荷変動に瞬時適応可能なマルチパフォーマンスプロセッサの設計と評価(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- AS-3-2 プロセッサベース組込みシステムの省エネルギー化を目的としたコード配置手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
- AS-3-1 プロセスばらつきを考慮したSRAMセルの低消費電力設計手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
- A-3-18 プロセッサベース組込みシステムの低消費電力化を目的としたクロックゲーティング命令に関する検討(A-3.VLSI設計技術,一般講演)
- CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- プログラムの動作を考慮したコンピュータシステムのソフトエラー数見積もり技術(プロセッサ, DSP, 画像処理技術及び一般)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 知的クラスターと事業創出 : パネル討論(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- 小中学生のための計算機の動作原理教育 : CPUシミュレータとラジコンカー制御(認知と学習・教育用インタフェース/一般)
- 4-1 ロボットで学ぶコンピュータの仕組み : 情報社会に生きる小中学生のための計算機の動作原理の教育(4.初等中等教育)(グローバル化時代の教育と研究)
- 入力信号パターンを考慮した低電力算術演算回路の設計手法
- オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- マイクロプロセッサのエネルギー消費特性抽出とソフトウェアデバッガを用いた消費エネルギー見積もり(組込技術とネットワークに関するワークショップETNET2006)
- 社会情報基盤とDependable VLSI
- 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- ディジタル無線通信用FFT回路のビット幅制御による低消費エネルギー化手法の検討(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ディジタル無線通信用FFT回路のビット幅制御による低消費エネルギー化手法の検討(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- OFDM変復調におけるFFTの低消費電力化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- OFDM変復調におけるFFTの低消費電力化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- OFDM変復調におけるFFTの低消費電力化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- OFDM変復調におけるFFTの低消費電力化技術(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ディジタル無線通信ベースバンド処理LSIの低消費電力化技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ディジタル無線通信ベースバンド処理LSIの低消費電力化技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
- コード配置変更によるハイブリッドローカルメモリの消費エネルギー最小化
- システムLSI向け8ビットプロセッサコアIPの開発
- システムLSI向け8ビットプロセッサコアIPの開発
- RFIDと社会情報基盤(システムオンシリコン,RFID技術及び一般)