スポンサーリンク
(株)半導体理工学研究センター | 論文
- プロセスばらつきや温度耐性を向上した45nm SoC向け混載SRAM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- 電流基板制御方式による基板ノイズ低減及びランダムばらつき抑制効果(プロセッサ, DSP, 画像処理技術及び一般)
- テスト圧縮・展開手法におけるバッファ付き展開器について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- ハフマン符号を用いたテスト応答圧縮について
- ハフマン符号を用いたテスト応答圧縮について
- C-12-5 信号発生器用DACの非線形性補正(ミックスドシグナル,C-12.集積回路,一般セッション)
- 45nm CMOSにおけるばらつき低減を目的とした基板バイアス制御技術の提案(学生・若手研究会)
- エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法(招待講演1,物理設計及び一般)
- 大学でのSoC設計教育推進へ向けたSTARCの取り組み
- A-3-3 高速信号伝送用の線路形状最適化
- IP再利用を容易化する検証IPとアサーション : 検証IPとSTARCにおける取り組み(設計・検証, FRGAとその応用及び一般)
- IP再利用を容易化する検証IPとアサーション : 検証IPとSTARCにおける取り組み(設計・検証, FRGAとその応用及び一般)
- IP再利用を容易化する検証IPとアサーション : 検証IPとSTARCにおける取り組み(設計・検証, FRGAとその応用及び一般)
- パストランジスタBiCMOSゲートを用いた高速64ビット加算器
- BiCMOSワイヤドOR論理
スポンサーリンク