IP再利用を容易化する検証IPとアサーション : 検証IPとSTARCにおける取り組み(設計・検証, FRGAとその応用及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
複雑化するSoCと製品サイクルの縮小に対応するため設計生産性向上への要求が増大している。IP再利用がその解決には必須である。結果として、SoCにおけるIPの搭載率の向上が益々見られるようになっている。ここで搭載されるIPには内製IPとともに3rdパーティからの調達IPがあり、しばしば特に調達IPの機能品質の問題が指摘されており、IP再利用における阻害要因になっている。つまりIP再利用の容易化を図るには先ず検証品質、効率向上により設計-検証間ギャップを埋める必要がある。それに向けてはIP品質の向上に繋がる標準化が必要であり、STARCではアサーションチェッカーを含む検証IPに関するガイドライン策定などの取り組みを行っている。それらについて概要を紹介する。
- 2005-01-18
著者
関連論文
- IP再利用を容易化する検証IPとアサーション : 検証IPとSTARCにおける取り組み(設計・検証, FRGAとその応用及び一般)
- IP再利用を容易化する検証IPとアサーション : 検証IPとSTARCにおける取り組み(設計・検証, FRGAとその応用及び一般)
- IP再利用を容易化する検証IPとアサーション : 検証IPとSTARCにおける取り組み(設計・検証, FRGAとその応用及び一般)
- 順序統計量のEDAへの応用とノンパラメトリック統計的タイミング解析(招待講演2,物理設計及び一般)
- FPGAを用いたオープンプラットフォーム対応IP検証環境(FPGAとその応用及び一般)
- FPGAを用いたオープンプラットフォーム対応IP検証環境(FPGAとその応用及び一般)
- FPGAを用いたオープンプラットフォーム対応IP検証環境(FPGAとその応用及び一般)