平林 修 | (株)東芝セミコンダクター&ストレージ社ロジックLSI事業部
スポンサーリンク
概要
関連著者
-
平林 修
株式会社東芝セミコンダクター社
-
平林 修
(株)東芝セミコンダクター&ストレージ社ロジックLSI事業部
-
平林 修
株式会社東芝
-
武山 泰久
株式会社東芝
-
武山 泰久
株式会社東芝セミコンダクター社
-
大塚 伸朗
(株)東芝 Soc研究開発センター
-
大塚 信朗
東芝マイクロエレクトロニクス技術研究所
-
川澄 篤
株式会社東芝
-
川澄 篤
東芝セミコンダクター社
-
平林 修
(株)東芝 SoC研究開発センター
-
櫛田 桂一
株式会社東芝セミコンダクター社
-
大塚 伸朗
(株)東芝セミコンダクター社SoC研究開発センター
-
鈴木 東
株式会社東芝
-
櫛田 桂一
株式会社東芝
-
武山 泰久
(株)東芝 SoC研究開発センター
-
川澄 篤
株式会社東芝セミコンダクター社
-
鈴木 東
株式会社東芝セミコンダクター社
-
櫛田 桂一
(株)東芝 SoC研究開発センター
-
泰田 浩
(株)東芝セミコンダクター社先端メモリ開発センター
-
浜野 隆裕
東芝マイクロエレクトロニクス(株)
-
矢部 友章
東芝マイクロエレクトロニクス技術研究所
-
川澄 篤
(株)東芝セミコンダクター社
-
川澄 篤
(株)東芝セミコンダクター&ストレージ社半導体研究開発センター
-
川澄 篤
(株)東芝
-
藤村 勇樹
株式会社東芝
-
矢部 友章
株式会社東芝
-
鈴木 東
(株)東芝セミコンダクター社
-
亀田 靖
(株)東芝セミコンダクター社先端メモリ開発センター
-
平林 修
東芝マイクロエレクトロニクス技術研究所
-
鈴木 東
東芝マイクロエレクトロニクス技術研究所
-
川澄 篤
東芝マイクロエレクトロニクス技術研究所
-
武山 泰久
東芝マイクロエレクトロニクス技術研究所
-
矢部 友章
株式会社東芝セミコンダクター社
-
佐々木 貴彦
株式会社東芝
-
片山 明
株式会社東芝
-
深野 剛
株式会社東芝
-
大竹 博之
株式会社 東芝 セミコンダクター社
-
仁木 祐介
株式会社東芝
-
大竹 博之
(株)東芝セミコンダクター社SoC研究開発センター
-
秦田 浩
(株)東芝 セミコンダクター社 先端メモリ開発センター
-
秦田 浩
東芝マイクロエレクトロニクス技術研究所
-
大塚 伸朗
東芝マイクロエレクトロニクス技術研究所
-
藤村 勇樹
株式会社東芝セミコンダクター社
-
矢部 友章
(株)東芝セミコンダクター社
-
矢部 友章
(株)東芝セミコンダクター&ストレージ社アナログ・イメージングIC事業部
-
中里 高明
株式会社東芝
-
志津木 康
株式会社東芝
-
串山 夏樹
株式会社東芝
-
矢部 友章
(株)東芝半導体デバイス技術研究所
-
東畑 晃史
東芝マイクロエレクトロニクス株式会社
-
武山 康久
(株)東芝セミコンダクター社先端メモリ開発センター
-
泰田 浩
東芝マイクロエレクトロニクス技術研究所
-
橘 文彦
株式会社東芝セミコンダクター社
-
仁木 祐介
株式会社東芝セミコンダクター社
-
櫛田 桂一
(株)東芝セミコンダクター&ストレージ社半導体研究開発センター
-
藤村 勇樹
(株)東芝セミコンダクター&ストレージ社半導体研究開発センター
-
藤村 勇樹
(株)東芝セミコンダクター&ストレージ社半導体研究開発センター
-
橘 文彦
株式会社東芝セミコンダクター&ストレージ社
著作論文
- レベル可変ワード線ドライバを用いてプロセスばらつき耐性を向上した40nm CMOSプロセス0.179μm^2セル2電源SRAM(メモリ技術)
- SRAMの技術動向と定負電位書込み回路を用いた32nm 0.149μm^2セル低電圧コンフィギュラブルSRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- ECC内蔵メモリマクロにおけるDFT技術(プロセッサ, DSP, 画像処理技術及び一般)
- レプリカセルバイアス技術を用いた低リークSRAMマクロ(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- レプリカセルバイアス技術を用いた低リークSRAMマクロ(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ウエハレベルSRAM高速評価DFT技術
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- ED2000-115 / SDM2000-97 / ICD2000-51 900MHz 18Mb DDR SRAM
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- DDR仕様高速SRAM対応データバスアーキテクチャ
- デジタル化したレプリカビット線遅延を用いたランダムばらつきに強いSRAMセンスアンプタイミング生成回路(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- CT-2-2 サブ0.5V時代に向けたSRAMの低電圧・低電力化技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)